- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98147 > STEL-1377Q (INTEL CORP) SPECIALTY MICROPROCESSOR CIRCUIT, DIP63 PDF資料下載
參數(shù)資料
| 型號(hào)： | STEL-1377Q |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, DIP63 |
| 封裝： | 3.750 X 1.600 INCH, 0.40 INCH HEIGHT, DIP-63 |
| 文件頁(yè)數(shù)： | 12/13頁(yè) |
| 文件大?。?/td> | 231K |
| 代理商： | STEL-1377Q |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)當(dāng)前第12頁(yè)第13頁(yè)
STEL-1377Q/S
8
DDS FREQUENCY CHANGE SEQUENCE
A.C. CHARACTERISTICS (Operating Conditions: VDD=5.0 V ±5%, VEE=–5.2 V ±5%, Ta=25°C)
Symbol
Parameter
Min. Typ. Max. Units
Conditions
tRS
Reset Pulse Width
20
nsec.
tSU
DATA
, ADDR or CSEL
5
nsec.
to WRSTB or PHLD Setup
and FRLD, PHLD, FMLD
or FMOD to CLOCK Setup
tHD
DATA
, ADDR or CSEL
5
nsec.
to WRSTB or PHLD Setup
and FRLD, PHLD, FMLD
or FMOD to CLOCK Hold
tCH
CLOCK
high
5
nsec.
fCLK= 60 MHz
tCL
CLOCK
low
5
nsec.
fCLK= 60 MHz
tW
WRSTB
, FRLD, PHLD
or FMLD pulse width
5
nsec.
NEW FREQUENCY
OLD FREQUENCY
1
2
3
20 CLOCK
EDGES
DON'T CARE
OUT
FRLD
FSYNC
CLOCK
WRSTB
CSEL
ADDR 3-0
DON'T CARE
DATA 7-0
tSU
19
20
tHD
tW
tSU
tW
tCL
tCH
DON'T CARE
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| STK1390-5S25I | 0 TIMER(S), REAL TIME CLOCK, PDSO32 |
| STK1390-5S30I | 0 TIMER(S), REAL TIME CLOCK, PDSO32 |
| STK1390-5S35 | 0 TIMER(S), REAL TIME CLOCK, PDSO32 |
| STK1390-5W30I | 0 TIMER(S), REAL TIME CLOCK, PDIP32 |
| STK1390-5W35 | 0 TIMER(S), REAL TIME CLOCK, PDIP32 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| STEL-1377S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FREQUENCY SYNTHESIZER|DIP|64PIN|PLASTIC |
| STEL-1378A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FREQUENCY SYNTHESIZER|HYBRID|DIP|64PIN|PLASTIC |
| STEL-2000A+20/CR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:RF MODULATOR/DEMODULATOR|CMOS|QFP|100PIN|PLASTIC |
| STEL-2000A+45/CR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:RF MODULATOR/DEMODULATOR|CMOS|QFP|100PIN|PLASTIC |
| STEL2020 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Convolutional-FEC-Viterbi Error Circuit - Burst and continuous modes |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。