Table 6-73. General Timing Requirements for SPI1 Slave Modes
參數(shù)資料
型號(hào)： TMDSEXP1808L
廠商： Texas Instruments
文件頁數(shù)： 71/264頁
文件大小： 0K
描述： KIT EXPERIMENTER AM1808/1806
標(biāo)準(zhǔn)包裝： 1
系列： Sitara™ ARM9
類型： 應(yīng)用處理器
適用于相關(guān)產(chǎn)品： AM1808
所含物品： 板，線纜，電源
其它名稱： 296-31073
TMDSEXP1808L-ND
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當(dāng)前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
SPRS653E – FEBRUARY 2010 – REVISED MARCH 2014
Table 6-73. General Timing Requirements for SPI1 Slave Modes(1)
1.3V, 1.2V
1.1V
1.0V
NO.
UNIT
MIN
MAX
MIN
MAX
MIN
MAX
9
tc(SPC)S
Cycle Time, SPI1_CLK, All Slave Modes
40(2)
50(2)
60(2)
ns
10
tw(SPCH)S
Pulse Width High, SPI1_CLK, All Slave Modes
18
22
27
ns
11
tw(SPCL)S
Pulse Width Low, SPI1_CLK, All Slave Modes
18
22
27
ns
Polarity = 0, Phase = 0,
2P
to SPI1_CLK rising
Polarity = 0, Phase = 1,
Setup time, transmit data
2P
to SPI1_CLK rising
written to SPI before initial
12
tsu(SOMI_SPC)S
ns
clock edge from
Polarity = 1, Phase = 0,
2P
master.(3) (4)
to SPI1_CLK falling
Polarity = 1, Phase = 1,
2P
to SPI1_CLK falling
Polarity = 0, Phase = 0,
15
17
19
from SPI1_CLK rising
Polarity = 0, Phase = 1,
15
17
19
Delay, subsequent bits valid
from SPI1_CLK falling
13
td(SPC_SOMI)S
on SPI1_SOMI after transmit
ns
Polarity = 1, Phase = 0,
edge of SPI1_CLK
15
17
19
from SPI1_CLK falling
Polarity = 1, Phase = 1,
15
17
19
from SPI1_CLK rising
Polarity = 0, Phase = 0,
0.5S-4
0.5S-10
0.5S-12
from SPI1_CLK falling
Polarity = 0, Phase = 1,
0.5S-4
0.5S-10
0.5S-12
Output hold time, SPI1_SOMI
from SPI1_CLK rising
14
toh(SPC_SOMI)S
valid after receive edge of
ns
Polarity = 1, Phase = 0,
SPI1_CLK
0.5S-4
0.5S-10
0.5S-12
from SPI1_CLK rising
Polarity = 1, Phase = 1,
0.5S-4
0.5S-10
0.5S-12
from SPI1_CLK falling
Polarity = 0, Phase = 0,
1.5
to SPI1_CLK falling
Polarity = 0, Phase = 1,
1.5
Input Setup Time, SPI1_SIMO to SPI1_CLK rising
15
tsu(SIMO_SPC)S
valid before receive edge of
ns
Polarity = 1, Phase = 0,
SPI1_CLK
1.5
to SPI1_CLK rising
Polarity = 1, Phase = 1,
1.5
to SPI1_CLK falling
Polarity = 0, Phase = 0,
4
5
6
from SPI1_CLK falling
Polarity = 0, Phase = 1,
4
5
6
Input Hold Time, SPI1_SIMO
from SPI1_CLK rising
16
tih(SPC_SIMO)S
valid after receive edge of
ns
Polarity = 1, Phase = 0,
SPI1_CLK
4
5
6
from SPI1_CLK rising
Polarity = 1, Phase = 1,
4
5
6
from SPI1_CLK falling
(1)
P = SYSCLK2 period; S = tc(SPC)S (SPI slave bit clock period)
(2)
This timing is limited by the timing shown or 3P, whichever is greater.
(3)
First bit may be MSB or LSB depending upon SPI configuration. SO(0) refers to first bit and SO(n) refers to last bit output on
SPI1_SOMI. SI(0) refers to the first bit input and SI(n) refers to the last bit input on SPI1_SIMO.
(4)
Measured from the termination of the write of new data to the SPI module, In analyzing throughput requirements, additional internal bus
cycles must be accounted for to allow data to be written to the SPI module by the CPU.
162
Peripheral Information and Electrical Specifications
Copyright 2010–2014, Texas Instruments Incorporated
Product Folder Links: AM1808
相關(guān)PDF資料
PDF描述
VE-J4N-EZ CONVERTER MOD DC/DC 18.5V 25W
GCC07DREI-S734 CONN EDGECARD 14POS .100 EYELET
VE-J4M-EZ CONVERTER MOD DC/DC 10V 25W
0210490144 CABLE JUMPER 1.25MM .305M 8POS
ADR512ARTZ-REEL7 IC VREF SHUNT PREC 1.2V SOT-23-3
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMDSEXPL138 功能描述:開發(fā)板和工具包 - ARM OMAP-L138 Experi- menter RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V
TMDSEXPL138-UNV 功能描述:開發(fā)板和工具包 - TMS320 OMAP-L138/C6748 DSP Exp Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Experimenter Kits 工具用于評(píng)估:F2802x 核心:TMS320 接口類型:UART, USB 工作電源電壓:
TMDSEZ28044 功能描述:開發(fā)板和工具包 - TMS320 F28044 eZdsp Starter Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Experimenter Kits 工具用于評(píng)估:F2802x 核心:TMS320 接口類型:UART, USB 工作電源電壓:
TMDSEZ28335 功能描述:開發(fā)板和工具包 - TMS320 eZdsp Starter Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Experimenter Kits 工具用于評(píng)估:F2802x 核心:TMS320 接口類型:UART, USB 工作電源電壓:
TMDSEZD2401 功能描述:開發(fā)板和工具包 - TMS320 TMS320LF2401A eZdsp Starter Kit RoHS:否 制造商:Texas Instruments 產(chǎn)品:Experimenter Kits 工具用于評(píng)估:F2802x 核心:TMS320 接口類型:UART, USB 工作電源電壓:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*