- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1970 > TMX320DM365BZCE (Texas Instruments)IC DIGITAL MEDIA SOC 338NFBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | TMX320DM365BZCE |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 82/210頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DIGITAL MEDIA SOC 338NFBGA |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 系列： | TMS320DM3x, DaVinci™ |
| 類型： | 數(shù)字媒體片內(nèi)系統(tǒng)（DMSoC） |
| 接口： | HPI，I²C，McBSP，MMC，SD，SPI，UART，USB |
| 時(shí)鐘速率： | 300MHz |
| 非易失內(nèi)存： | ROM（16 kB） |
| 芯片上RAM： | 32kB |
| 電壓 - 輸入/輸出： | 1.8V，3.3V |
| 電壓 - 核心： | 1.35V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 338-LFBGA |
| 供應(yīng)商設(shè)備封裝： | 338-NFBGA（13x13） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當(dāng)前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
6.17 Multi-Channel Buffered Serial Port (McBSP)
The primary use for the Multi-Channel Buffered Serial Port (McBSP) is for audio interface purposes. The
primary audio modes that are supported by the McBSP are the AC97 and IIS modes. In addition to the
primary audio modes, the McBSP supports general serial port receive and transmit operation, but is not
intended to be used as a high-speed interface. The McBSP supports the following features:
Full-duplex communication
Double-buffered data registers, which allow a continuous data stream
Independent framing and clocking for receive and transmit
External shift clock generation or an internal programmable frequency shift clock
Double-buffered data registers, which allow a continuous data stream
Independent framing and clocking for receive and transmit
Direct interface to industry-standard codecs, analog interface chips (AICs), and other serially
connected analog-to-digital (A/D) and digital-to-analog (D/A) devices
Direct interface to AC97 compliant devices (the necessary multiphase frame synchronization capability
is provided)
Direct interface to IIS compliant devices
Direct interface to SPI protocol in master mode only
A wide selection of data sizes, including 8, 12, 16, 20, 24, and 32 bits
μ-Law and A-Law companding
8-bit data transfers with the option of LSB or MSB first
Programmable polarity for both frame synchronization and data clocks
Highly programmable internal clock and frame generation
Direct interface to T1/E1 Framers
Multi-channel transmit and receive of up to 128 channels
For more detailed information on the McBSP peripheral, see the Documentation Support section for the
Multi-Channel Buffered Serial Port (McBSP) Reference Guide.
6.17.1 McBSP Peripheral Register Description(s)
Table 6-72 lists the McBSP registers, their corresponding acronyms, and the device memory locations
(offsets).
Table 6-72. McBSP Registers
Offset
Acronym
Register Name
-
RBR(1)
Receive buffer register
-
RSR(1)
Receive shift register
-
XSR(1)
Transmit shift register
00h
DRR(2) (3)
Data receive register
04h
DXR(3)
Data transmit register
08h
SPCR
Serial port control register
0Ch
RCR
Receive control register
10h
XCR
Transmit control register
14h
SRGR
Sample rate generator register
18h
MCR
Multichannel Control Register
Enhanced Receive Channel Enable Register
1Ch
RCERE0
0 Partition A/B
(1)
The RBR, RSR, and XSR are not directly accessible via the CPUs or the EDMA controller.
(2)
The CPUs and EDMA controller can only read this register; they cannot write to it.
(3)
The DRR and DXR are accessible via the CPUs or the EDMA controller.
172
Peripheral Information and Electrical Specifications
Copyright
2009–2011, Texas Instruments Incorporated
Product Folder Link(s): TMS320DM365
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMX320F28069UPFPA | IC MCU 32BIT 128KB FLASH 80HTQFP |
| TPS2371PWRG4 | IC PWR INTRFCE SW FOR POE 8TSSOP |
| TS3A24157RSERG4 | IC SWITCH DUAL SPDT 10UQFN |
| TS5A3159MDBVREP | IC SWITCH SPDT SOT23-6 |
| TS87C51RB2-MCB | IC MCU 8BIT 16K OTP 40MHZ 44PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320DM365BZCE40 | 制造商:Texas Instruments 功能描述:SOC MICROPROCESSOR 1.42V 338-PIN NFBGA - Trays |
| TMX320DM365ZCE21F | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
| TMX320DM365ZCE27F | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
| TMX320DM365ZCE30F | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
| TMX320DM365ZCED21F | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Media System-on-Chip (DMSoC) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。