- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379496 > UPD44164364F5-E50-EQ1 (NEC Corp.) 18M-BIT DDRII SRAM 4-WORD BURST OPERATION PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD44164364F5-E50-EQ1 |
| 廠商： | NEC Corp. |
| 英文描述： | 18M-BIT DDRII SRAM 4-WORD BURST OPERATION |
| 中文描述： | 1800萬位的SRAM 4條DDRII字爆發(fā)運(yùn)作 |
| 文件頁數(shù)： | 12/32頁 |
| 文件大?。?/td> | 394K |
| 代理商： | UPD44164364F5-E50-EQ1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
12
Data Sheet M15822EJ7V
1
DS
μ
PD44164084, 44164184, 44164364
DC Characteristics (T
A
= 0 to 70°C, V
DD
= 1.8 ± 0.1 V)
Parameter
Symbol
Test condition
MIN.
TYP.
MAX.
Unit
Note
x8, x18 x36
Input leakage current
I
LI
–2
–
+2
μ
A
I/O leakage current
I
LO
–2
–
+2
μ
A
Operating supply current
I
DD
V
IN
≤
V
IL
or V
IN
≥
V
IH
, –E40
620
mA
(Read Write cycle)
I
I/O
= 0 mA
–E50
540
620
Cycle = MAX.
–E60
470
570
Standby supply current
I
SB1
V
IN
≤
V
IL
or V
IN
≥
V
IH
, –E40
320
–
mA
(NOP)
I
I/O
= 0 mA
–E50
270
Cycle = MAX.
–E60
250
High level output voltage
V
OH(Low)
|I
OH
|
≤
0.1 mA
V
DD
Q
– 0.2
–
V
DD
Q
V
3, 4
V
OH
Note1
V
DD
Q/2–0.12
–
V
DD
Q/2+0.12
V
3, 4
Low level output voltage
V
OL(Low)
I
OL
≤
0.1 mA
V
SS
–
0.2
V
3, 4
V
OL
Note2
V
DD
Q/2–0.12
–
V
DD
Q/2+0.12
V
3, 4
Notes 1.
Outputs are impedance-controlled. | I
OH
| = (V
DD
Q/2)/(RQ/5) for values of 175
≤
RQ
≤
350
.
2.
Outputs are impedance-controlled. I
OL
= (V
DD
Q/2)/(RQ/5) for values of 175
≤
RQ
≤
350
.
3.
AC load current is higher than the shown DC values.
4.
HSTL outputs meet JEDEC HSTL Class I and Class II standards.
Capacitance (T
A
=
25
°
C, f = 1MHz)
Parameter
Symbol
Test conditions
MIN.
TYP.
MAX.
Unit
Input capacitance
C
IN
V
IN
= 0 V
4
5
pF
Input / Output capacitance
C
I/O
V
I/O
= 0 V
6
7
pF
Clock Input capacitance
C
clk
V
clk
= 0 V
5
6
pF
Remark
These parameters are periodically sampled and not 100% tested.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD44164184F5-E40-EQ1 | 18M-BIT DDRII SRAM 4-WORD BURST OPERATION |
| UPD44164185F5-E50-EQ1 | 18M-BIT DDRII SRAM SEPARATE I/O 2-WORD BURST OPERATION |
| UPD44164185F5-E40-EQ1 | 18M-BIT DDRII SRAM SEPARATE I/O 2-WORD BURST OPERATION |
| UPD44164365F5-E50-EQ1 | 18M-BIT DDRII SRAM SEPARATE I/O 2-WORD BURST OPERATION |
| UPD44165082F5-E60-EQ1 | 18M-BIT QDRII SRAM 2-WORD BURST OPERATION |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD44165092BF5-E40-EQ3-A | 制造商:Renesas Electronics Corporation 功能描述:2MX9, 2BURST, 250 MHZ QDRII SRAM - Trays |
| UPD44165094BF5-E40-EQ3-A | 制造商:Renesas Electronics Corporation 功能描述:SRAM Chip Sync Dual 1.8V 18M-Bit 2M x 9-Bit 0.45ns 165-Pin BGA |
| UPD44165362BF5-E40-EQ3 | 制造商:Renesas Electronics Corporation 功能描述:UPD44165362BF5-E40-EQ3 - Trays |
| UPD44165362BF5-E40-EQ3-A | 制造商:Renesas Electronics Corporation 功能描述:SRAM Chip Sync Dual 1.8V 18M-Bit 512K x 36 0.45ns 165-Pin BGA |
| UPD44321182GF-A50(A) | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。