- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361795 > W83194BR-P4X Step-less VIA P4X/P4M Main Clock Gen. PDF資料下載
參數(shù)資料
| 型號(hào)： | W83194BR-P4X |
| 英文描述： | Step-less VIA P4X/P4M Main Clock Gen. |
| 中文描述： | 步少威盛P4X/P4M主時(shí)鐘創(chuàng) |
| 文件頁(yè)數(shù)： | 3/13頁(yè) |
| 文件大?。?/td> | 731K |
| 代理商： | W83194BR-P4X |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)
W83194BR-250
3.0 PIN CONFIGURATION
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
VddR
Vss
Xin
Xout
Vdd48
PCICLK1
PCICLK2
Vss
Vss
PCICLK_F/Mode1*
PCICLK3
PCICLK4
VddP
Vss
FS1*
FS0*
PD#
Vdd
SDATA*
SDCLK*
AGP2
VddLAPIC
IOAPIC0
IOAPIC1
Vss
CPUCLK1
CPUCLK2
REF1/*FS4
VddLCPU
Vss
REF0
Vss
PCI_STOP#/RESET$
Vss
CPU_STOP#
24_48MHz/FS2*
PCICLK5
PCICLK6
PCICLK7
VddA
AGP0
48MHz/ FS3*
PCICLK8
AGP1
CPUCLK3
VddLCPU
CPUCLK_F
Vss
*: internal pull-up
#: active low
$: ope drain
4.0 PIN DESCRIPTION
IN - Input
OUT - Output
I/O - Bi-directional Pin
# - Active Low
*
- Internal 250k
pull-up
Publication Release Date:April. 2002
- 3 - Revision 1.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W83194R-WE | CPU SYSTEM CLOCK GENERATOR|CMOS|SSOP|48PIN|PLASTIC |
| W83627SF | W83627F plus Smart Card Reader Interface. VID Control. GP I/O? |
| W83697UF | W83697F plus 2 Extra UART (total 4 UART) |
| W83777F | Peripheral IC |
| W83877AD | Peripheral (Multifunction) Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W83194BR-PT | 制造商:WINBOND 制造商全稱:Winbond 功能描述:STEPLESS VIA PT MAIN CLOCK GENERATOR |
| W83194BR-S | 制造商:WINBOND 制造商全稱:Winbond 功能描述:200MHZ 2-DIMM CLOCK FOR SOLANO CHIPSET |
| W83194BR-SD | 制造商:WINBOND 制造商全稱:Winbond 功能描述:Winbond Clock Generator For INTEL P4 Springdale Series Chipset |
| W83194R | 制造商:WINBOND 制造商全稱:Winbond 功能描述:166MHZ CLOCK FOR SIS CHIPSET |
| W83194R-17 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:100MHZ AGP CLOCK FOR SIS CHIPSET |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。