- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9192 > X9409YV24IZ-2.7 (Intersil)IC XDCP QUAD 64-TAP 2.5K 24TSSOP PDF資料下載
參數(shù)資料
| 型號： | X9409YV24IZ-2.7 |
| 廠商： | Intersil |
| 文件頁數(shù)： | 6/20頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC XDCP QUAD 64-TAP 2.5K 24TSSOP |
| 標準包裝： | 62 |
| 系列： | XDCP™ |
| 接片： | 64 |
| 電阻（歐姆）： | 2.5k |
| 電路數(shù)： | 4 |
| 溫度系數(shù)： | 標準值 ±300 ppm/°C |
| 存儲器類型： | 非易失 |
| 接口： | I²C（設備位址） |
| 電源電壓： | 2.7 V ~ 5.5 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-TSSOP（0.173"，4.40mm 寬） |
| 供應商設備封裝： | 24-TSSOP |
| 包裝： | 管件 |
14
FN8192.4
October 12, 2006
XDCP TIMING
Note: (9) A device must internally provide a hold time of at least 300ns for the SDA signal in order to bridge the undefined region of the falling
edge of SCL.
TIMING DIAGRAMS
START and STOP Timing
g
Input Timing
Output Timing
Symbol
Parameter
Min.
Typ.
Max.
Unit
tWRPO
Wiper response time after the third (last) power supply is stable
2
10
s
tWRL
Wiper response time after instruction issued (all load instructions)
2
10
s
tWRID
Wiper response time from an active SCL/SCK edge (increment/decrement
instruction)
210
s
tSU:STA
tHD:STA
tSU:STO
SCL
SDA
tR
(START)
(STOP)
tF
tR
tF
SCL
SDA
tHIGH
tLOW
tCYC
tHD:DAT
tSU:DAT
tBUF
SCL
SDA
tDH
tAA
X9409
相關PDF資料 |
PDF描述 |
|---|---|
| VI-2WZ-MW-F3 | CONVERTER MOD DC/DC 2V 40W |
| IDT72V8980PV8 | IC DGTL SW 256X256 48-SSOP |
| X9408WV24IZ-2.7 | IC XDCP QUAD 64-TAP 10K 24-TSSOP |
| ICS843001AGLF | IC CLK GEN FIBRE LVPECL 8-TSSOP |
| V24A48H300B2 | CONVERTER MOD DC/DC 48V 300W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| X9409YZ24 | 制造商:XICOR 制造商全稱:Xicor Inc. 功能描述:Quad Digitally Controlled Potentiometers |
| X9409YZ24-2.7 | 制造商:XICOR 制造商全稱:Xicor Inc. 功能描述:Quad Digitally Controlled Potentiometers |
| X9409YZ24I | 制造商:XICOR 制造商全稱:Xicor Inc. 功能描述:Quad Digitally Controlled Potentiometers |
| X9409YZ24I-2.7 | 制造商:XICOR 制造商全稱:Xicor Inc. 功能描述:Quad Digitally Controlled Potentiometers |
| X9410 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:Low Noise/Low Power/SPI Bus |
發(fā)布緊急采購，3分鐘左右您將得到回復。