參數(shù)資料
型號： XC2V2000-4FGG676I
廠商： Xilinx Inc
文件頁數(shù)： 290/318頁
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-II 2M 676-FBGA
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標準包裝： 1
系列： Virtex®-II
LAB/CLB數(shù)： 2688
RAM 位總計： 1032192
輸入/輸出數(shù)： 456
門數(shù)： 2000000
電源電壓： 1.425 V ~ 1.575 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 676-BGA
供應商設備封裝： 676-FBGA（27x27）
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁當前第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
25
Table 27: Enhanced Pipelined Multiplier Switching Characteristics
Description
Symbol
Speed Grade
Units
-6
-5
-4
Setup and Hold Times Before/After Clock
Data Inputs
TMULIDCK/TMULCKID
3.00/0.00
3.45/0.00
3.89/0.00
ns, Max
Clock Enable
TMULIDCK_CE/TMULCKID_CE
0.72/0.00
0.80/0.00
0.86/0.00
ns, Max
Reset
TMULIDCK_RST/TMULCKID_RST
0.72/0.00
0.80/0.00
0.86/0.00
ns, Max
Clock to Output Pin
Clock to Pin 35
TMULTCK1_P35
3.05
3.25
3.74
ns, Max
Clock to Pin 34
TMULTCK1_P34
2.95
3.14
3.61
ns, Max
Clock to Pin 33
TMULTCK1_P33
2.85
3.04
3.49
ns, Max
Clock to Pin 32
TMULTCK1_P32
2.76
2.93
3.37
ns, Max
Clock to Pin 31
TMULTCK1_P31
2.66
2.82
3.25
ns, Max
Clock to Pin 30
TMULTCK1_P30
2.56
2.72
3.12
ns, Max
Clock to Pin 29
TMULTCK1_P29
2.47
2.61
3.00
ns, Max
Clock to Pin 28
TMULTCK1_P28
2.37
2.50
2.88
ns, Max
Clock to Pin 27
TMULTCK1_P27
2.27
2.40
2.75
ns, Max
Clock to Pin 26
TMULTCK1_P26
2.17
2.29
2.63
ns, Max
Clock to Pin 25
TMULTCK1_P25
2.08
2.18
2.51
ns, Max
Clock to Pin 24
TMULTCK1_P24
1.98
2.07
2.38
ns, Max
Clock to Pin 23
TMULTCK1_P23
1.88
1.97
2.26
ns, Max
Clock to Pin 22
TMULTCK1_P22
1.79
1.86
2.14
ns, Max
Clock to Pin 21
TMULTCK1_P21
1.69
1.75
2.02
ns, Max
Clock to Pin 20
TMULTCK1_P20
1.59
1.65
1.89
ns, Max
Clock to Pin 19
TMULTCK1_P19
1.50
1.54
1.77
ns, Max
Clock to Pin 18
TMULTCK1_P18
1.40
1.43
1.65
ns, Max
Clock to Pin 17
TMULTCK1_P17
1.30
1.33
1.52
ns, Max
Clock to Pin 16
TMULTCK1_P16
1.20
1.22
1.40
ns, Max
Clock to Pin 15
TMULTCK1_P15
1.11
1.28
ns, Max
Clock to Pin 14
TMULTCK1_P14
1.01
1.00
1.15
ns, Max
Clock to Pin 13
TMULTCK1_P13
0.91
1.00
1.15
ns, Max
Clock to Pin 12
TMULTCK1_P12
0.91
1.00
1.15
ns, Max
Clock to Pin 11
TMULTCK1_P11
0.91
1.00
1.15
ns, Max
Clock to Pin 10
TMULTCK1_P10
0.91
1.00
1.15
ns, Max
Clock to Pin 9
TMULTCK1_P9
0.91
1.00
1.15
ns, Max
Clock to Pin 8
TMULTCK1_P8
0.91
1.00
1.15
ns, Max
Clock to Pin 7
TMULTCK1_P7
0.91
1.00
1.15
ns, Max
Clock to Pin 6
TMULTCK1_P6
0.91
1.00
1.15
ns, Max
Clock to Pin 5
TMULTCK1_P5
0.91
1.00
1.15
ns, Max
Clock to Pin 4
TMULTCK1_P4
0.91
1.00
1.15
ns, Max
Clock to Pin 3
TMULTCK1_P3
0.91
1.00
1.15
ns, Max
Clock to Pin 2
TMULTCK1_P2
0.91
1.00
1.15
ns, Max
Clock to Pin 1
TMULTCK1_P1
0.91
1.00
1.15
ns, Max
Clock to Pin 0
TMULTCK1_P0
0.91
1.00
1.15
ns, Max
相關(guān)PDF資料
PDF描述
BR93L66FJ-WE2 IC EEPROM 4KBIT 2MHZ 8SOP
XC4VFX40-10FF1152I IC FPGA VIRTEX-4FX 1152FFBGA
BR93L66RFVM-WE2 IC EEPROM 4KBIT 2MHZ 8MSOP
XC4VFX40-11FFG1152C IC FPGA VIRTEX-4 FX 40K 1152FBGA
BR24L01A-W IC EEPROM 1KBIT 400KHZ 8DIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2V2000-5BF957C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays
XC2V2000-5BF957C0921 制造商:Xilinx 功能描述:
XC2V2000-5BF957I 功能描述:IC FPGA VIRTEX-II 957FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC2V2000-5BFG957C 制造商:Xilinx 功能描述:FPGA VIRTEX-II 2M GATES 24192 CELLS 750MHZ 0.15UM/0.12UM 1.5 - Trays
XC2V2000-5BFG957I 功能描述:IC FPGA VIRTEX-II 957FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*