- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4239 > XC4VFX12-12SFG363C (Xilinx Inc)IC FPGA VIRTEX-4 FX 12K 363FCBGA PDF資料下載
參數(shù)資料
| 型號： | XC4VFX12-12SFG363C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 8/58頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA VIRTEX-4 FX 12K 363FCBGA |
| 標準包裝： | 90 |
| 系列： | Virtex®-4 FX |
| LAB/CLB數(shù)： | 1368 |
| 邏輯元件/單元數(shù)： | 12312 |
| RAM 位總計： | 663552 |
| 輸入/輸出數(shù)： | 240 |
| 電源電壓： | 1.14 V ~ 1.26 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 363-FBGA，F(xiàn)CBGA |
| 供應商設備封裝： | 363-FCBGA（17x17） |
| 配用： | HW-V4-ML403-UNI-G-ND - EVALUATION PLATFORM VIRTEX-4 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
16
RocketIO Switching Characteristics
Consult the Virtex-4 RocketIO Multi-Gigabit Transceiver User Guide for further information.
Table 22: Processor Block APU Interface Switching Characteristics
Description
Symbol
Speed Grade
Units
-12
-11
-10
Setup and Hold Relative to Clock (CPMDFCMCLOCK)
APU bus control inputs
TPPCDCK_DCDCREN
TPPCCKD_DCDCREN
0.33
0.20
0.36
0.20
0.42
0.23
ns, Min
APU bus data inputs
TPPCDCK_RESULT
TPPCCKD_RESULT
0.61
0.20
0.67
0.20
0.78
0.23
ns, Min
Clock to Out
APU bus control outputs
TPPCCKO_APUFCMDEC
1.53
1.75
2.00
ns, Max
APU bus data outputs
TPPCCKO_RADATA
1.53
1.75
2.00
ns, Max
Table 23: Maximum RocketIO Transceiver Performance
Description
Speed Grade
Units
-12
-11
-10
RocketIO Transceiver
6.5
3.125
Gb/s
Table 24: RocketIO Reference Clock Switching Characteristics
Description
Symbol
Conditions
Min
Typ
Max
Units
Reference Clock frequency range(1)
FGCLK
CLK
-10 Speed Grade
106
400
MHz
-11/-12 Speed Grades
106
644
MHz
All Speed Grades
GREFCLK Reference Clock frequency range(1)
FGREFCLK
CLK
106
320
MHz
Reference Clock frequency tolerance
FGTOL
CLK
–350
+350
ppm
Reference Clock rise time
TRCLK
20% – 80%
400
ps
Reference Clock fall time
TFCLK
20% – 80%
400
ps
Reference Clock duty cycle
TDCREF
CLK
45
55
%
Reference Clock total jitter, peak-peak(2)
TGJTT
CLK
40
ps
Clock recovery frequency acquisition time
TLOCK
Initial lock of the PLL from
startup (programmable)
1ms
Spread Spectrum Clocking(3)
0% to –0.5%
30
33
kHz
Notes:
1.
MGTCLK input can be used for all serial bit rates. GREFCLK can be used for serial bit rates up to 1 Gb/s.
2.
Measured at the package pin. For serial rates equal to or above 1 Gb/s, MGTCLK must be used. UI = Unit Interval.
3.
Tested with synchronous reference clock.
Figure 3: Reference Clock Timing Parameters
DS302_04_031708
80%
20%
TFCLK
TRCLK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC4VFX12-11SFG363I | IC FPGA VIRTEX-4 FX 12K 363FCBGA |
| HMC60DREN-S13 | CONN EDGECARD 120PS .100 EXTEND |
| HMC60DREH-S13 | CONN EDGECARD 120PS .100 EXTEND |
| ACC50DRST-S273 | CONN EDGECARD 100PS DIP .100 SLD |
| XC6SLX150T-N3FGG676C | IC FPGA SPARTAN-6 676FBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC4VFX140 | 制造商:XILINX 制造商全稱:XILINX 功能描述:DC and Switching Characteristics |
| XC4VFX140-10FF1152C | 制造商:Xilinx 功能描述: |
| XC4VFX140-10FF1517C | 制造商:Xilinx 功能描述:FPGA VIRTEX-4 142128 CELLS 90NM 1.2V 1517FCBGA - Trays |
| XC4VFX140-10FF1517CES4 | 制造商:Xilinx 功能描述: |
| XC4VFX140-10FF1517I | 功能描述:IC FPGA VIRTEX-4FX 1517FFBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 FX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55） |
發(fā)布緊急采購，3分鐘左右您將得到回復。