TBXB
參數(shù)資料
型號(hào)： XC6VCX75T-1FFG784I
廠商： Xilinx Inc
文件頁數(shù)： 29/52頁
文件大?。?/td> 0K
描述： IC FPGA VIRTEX 6 74K 784FFGBGA
產(chǎn)品培訓(xùn)模塊： Virtex-6 FPGA Overview
產(chǎn)品變化通告： Virtex-6 FIFO Input Logic Reset 18/Apr/2011
標(biāo)準(zhǔn)包裝： 1
系列： Virtex® 6 CXT
LAB/CLB數(shù)： 5820
邏輯元件/單元數(shù)： 74496
RAM 位總計(jì)： 5750784
輸入/輸出數(shù)： 360
電源電壓： 0.95 V ~ 1.05 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 784-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 784-FCBGA
Virtex-6 CXT Family Data Sheet
DS153 (v1.6) February 11, 2011
Product Specification
35
TBXB
BX inputs to BMUX output
0.39
0.45
ns, Max
TBXD
BX inputs to DMUX output
0.50
0.58
ns, Max
TCXB
CX inputs to CMUX output
0.34
0.38
ns, Max
TCXD
CX inputs to DMUX output
0.40
0.45
ns, Max
TDXD
DX inputs to DMUX output
0.38
0.44
ns, Max
TOPCYA
An input to COUT output
0.42
0.47
ns, Max
TOPCYB
Bn input to COUT output
0.42
0.47
ns, Max
TOPCYC
Cn input to COUT output
0.35
0.39
ns, Max
TOPCYD
Dn input to COUT output
0.33
0.37
ns, Max
TAXCY
AX input to COUT output
0.33
0.38
ns, Max
TBXCY
BX input to COUT output
0.28
0.32
ns, Max
TCXCY
CX input to COUT output
0.20
0.23
ns, Max
TDXCY
DX input to COUT output
0.19
0.22
ns, Max
TBYP
CIN input to COUT output
0.08
0.09
ns, Max
TCINA
CIN input to AMUX output
0.28
0.32
ns, Max
TCINB
CIN input to BMUX output
0.29
0.34
ns, Max
TCINC
CIN input to CMUX output
0.30
0.34
ns, Max
TCIND
CIN input to DMUX output
0.33
0.38
ns, Max
Sequential Delays
TCKO
Clock to AQ – DQ outputs
0.39
0.44
ns, Max
TSHCKO
Clock to AMUX – DMUX outputs
0.47
0.54
ns, Max
Setup and Hold Times of CLB Flip-Flops Before/After Clock CLK
TDICK/TCKDI
A – D input to CLK on A – D Flip Flops
0.43/0.20
0.50/0.23
ns, Min
TCECK_CLB/
TCKCE_CLB
CE input to CLK on A – D Flip Flops
0.32/–0.01
0.37/–0.01
ns, Min
TSRCK/TCKSR
SR input to CLK on A – D Flip Flops
0.52/–0.08
0.60/–0.08
ns, Min
TCINCK/TCKCIN
CIN input to CLK on A – D Flip Flops
0.24/0.17
0.27/0.19
ns, Min
Set/Reset
TSRMIN
SR input minimum pulse width
0.97
ns, Min
TRQ
Delay from SR input to AQ – DQ flip-flops
0.68
0.78
ns, Max
TCEO
Delay from CE input to AQ – DQ flip-flops
0.59
0.67
ns, Max
FTOG
Toggle frequency (for export control)
1098.00
MHz
Notes:
1.
A Zero “0” Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed “best-case”, but if a “0”
is listed, there is no positive hold time.
2.
These items are of interest for Carry Chain applications.
Table 47: CLB Switching Characteristics (Cont’d)
Symbol
Description
Speed Grade
Units
-2
-1
相關(guān)PDF資料
PDF描述
RSA50DTBT-S273 CONN EDGECARD 100PS R/A .125 SLD
XC4VSX35-11FF668I IC FPGA VIRTEX-4SX 668FFBGA
XC4VSX35-12FFG668C IC FPGA VIRTEX-4 SX 35K 668FCBGA
RMA50DTBT-S273 CONN EDGECARD 100PS R/A .125 SLD
XC4VSX35-11FFG668I IC FPGA VIRTEX-4 SX 35K 668FCBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC6VCX75T-2FF484C 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 75K 484BGA
XC6VCX75T-2FF484I 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 240 I/O 484FCBGA
XC6VCX75T-2FF784C 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA 360 I/O 784FCBGA
XC6VCX75T-2FF784I 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 74496 CELLS 40NM (CMOS) TECHNOLOGY - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 75K 784BGA
XC6VCX75T-2FFG484C 功能描述:IC FPGA VIRTEX 6 74K 484FFGBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex® 6 CXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*