•
    參數(shù)資料
    型號： XCV100E-6BG352I
    廠商： Xilinx Inc
    文件頁數(shù)： 176/233頁
    文件大?。?/td> 0K
    描述： IC FPGA 1.8V I-TEMP 352-MBGA
    產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
    標(biāo)準(zhǔn)包裝： 24
    系列： Virtex®-E
    LAB/CLB數(shù)： 600
    邏輯元件/單元數(shù)： 2700
    RAM 位總計： 81920
    輸入/輸出數(shù)： 196
    門數(shù)： 128236
    電源電壓： 1.71 V ~ 1.89 V
    安裝類型： 表面貼裝
    工作溫度： -40°C ~ 100°C
    封裝/外殼： 352-LBGA，金屬
    供應(yīng)商設(shè)備封裝： 352-MBGA（35x35）
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁當(dāng)前第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
    Virtex-E 1.8 V Field Programmable Gate Arrays
    R
    DS022-2 (v3.0) March 21, 2014
    Module 2 of 4
    Production Product Specification
    41
    — OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
    Application Examples
    Creating a design with the SelectI/O features requires the
    instantiation of the desired library symbol within the design
    code. At the board level, designers need to know the termi-
    nation techniques required for each I/O standard.
    This section describes some common application examples
    illustrating the termination techniques recommended by
    each of the standards supported by the SelectI/O features.
    Termination Examples
    Circuit examples involving typical termination techniques for
    each of the SelectI/O standards follow. For a full range of
    accepted values for the DC voltage specifications for each
    standard, refer to the table associated with each figure.
    The resistors used in each termination technique example
    and the transmission lines depicted represent board level
    components and are not meant to represent components
    on the device.
    GTL
    A sample circuit illustrating a valid termination technique for
    GTL is shown in Figure 44.
    Table 23 lists DC voltage specifications.
    GTL+
    A sample circuit illustrating a valid termination technique for
    GTL+ appears in Figure 45. DC voltage specifications
    appear in Table 24.
    Figure 44: Terminated GTL
    Table 23: GTL Voltage Specifications
    Parameter
    Min
    Typ
    Max
    VCCO
    -N/A
    -
    VREF = N × VTT1
    0.74
    0.8
    0.86
    VTT
    1.14
    1.2
    1.26
    VIH = VREF + 0.05
    0.79
    0.85
    -
    VIL = VREF – 0.05
    -
    0.75
    0.81
    VOH
    --
    -
    VOL
    -0.2
    0.4
    IOH at VOH(mA)
    --
    -
    IOLat VOL(mA) at 0.4V
    32
    -
    IOLat VOL(mA) at 0.2V
    -
    40
    Notes:
    1.
    N must be greater than or equal to 0.653 and less than or
    equal to 0.68.
    VREF = 0.8V
    VTT = 1.2V
    50
    Ω
    50
    Ω
    VCCO = N/A
    Z = 50
    GTL
    x133_08_111699
    VTT = 1.2V
    Figure 45: Terminated GTL+
    Table 24: GTL+ Voltage Specifications
    Parameter
    Min
    Typ
    Max
    VCCO
    --
    -
    VREF = N × VTT1
    0.88
    1.0
    1.12
    VTT
    1.35
    1.5
    1.65
    VIH = VREF + 0.1
    0.98
    1.1
    -
    VIL = VREF – 0.1
    -
    0.9
    1.02
    VOH
    --
    -
    VOL
    0.3
    0.45
    0.6
    IOH at VOH (mA)
    -
    IOLat VOL (mA) at 0.6V
    36
    -
    IOLat VOL (mA) at 0.3V
    -
    48
    Notes:
    1.
    N must be greater than or equal to 0.653 and less than or
    equal to 0.68.
    VREF = 1.0V
    VTT = 1.5V
    50Ω
    VCCO = N/A
    Z = 50
    GTL+
    x133_09_012400
    50Ω
    VTT = 1.5V
    相關(guān)PDF資料
    PDF描述
    25C320-I/P IC EEPROM 32KBIT 3MHZ 8DIP
    XA6SLX45-3FGG484Q IC FPGA SPARTAN 6 484FGGBGA
    XA6SLX75-3FGG484I IC FPGA SPARTAN 6 74K 484FGGBGA
    25C320-E/SN IC EEPROM 32KBIT 3MHZ 8SOIC
    XC3S1500-4FG676I IC FPGA SPARTAN 3 676FBGA
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    XCV100E-6BG352I0773 制造商:Rochester Electronics LLC 功能描述: 制造商:Xilinx 功能描述:
    XCV100E-6CS144C 功能描述:IC FPGA 1.8V C-TEMP 144-CSBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計:2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27）
    XCV100E-6CS144I 功能描述:IC FPGA 1.8V I-TEMP 144-CSBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-E 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計:2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27）
    XCV100E-6FG240C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
    XCV100E-6FG240I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

    采購需求

    (若只采購一條型號，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *