- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4255 > XCV50E-7FG256I (Xilinx Inc)IC FPGA 1.8V I-TEMP 256-FBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | XCV50E-7FG256I |
| 廠商： | Xilinx Inc |
| 文件頁(yè)數(shù)： | 38/233頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1.8V I-TEMP 256-FBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | Virtex®-E |
| LAB/CLB數(shù)： | 384 |
| 邏輯元件/單元數(shù)： | 1728 |
| RAM 位總計(jì)： | 65536 |
| 輸入/輸出數(shù)： | 176 |
| 門數(shù)： | 71693 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 256-BGA |
| 供應(yīng)商設(shè)備封裝： | 256-FBGA（17x17） |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)當(dāng)前第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
46
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
1
IO_L11N_Y
A10
1
IO_L11P_Y
D10
1
IO_L12N_YY
C10
1
IO_L12P_YY
A11
1
IO_L13N_YY
B11
1
IO_VREF_L13P_YY
E111
1
IO_L14N_Y
A12
1
IO_L14P_Y
D11
1
IO_L15N_YY
A13
1
IO_VREF_L15P_YY
C11
1
IO_L16N_YY
B12
1
IO_L16P_YY
D12
1
IO_VREF_L17N_Y
A142
1
IO_L17P_Y
C12
1
IO_WRITE_L18N_YY
C13
1
IO_CS_L18P_YY
B13
2
IO_DOUT_BUSY_L19P_YY
C15
2
IO_DIN_D0_L19N_YY
D14
2
IO_L20P
B16
2
IO_VREF_L20N
E132
2
IO_L21P_YY
C16
2
IO_L21N_YY
E14
2
IO_VREF_L22P_Y
F13
2
IO_L22N_Y
E15
2
IO_L23P
F12
2
IO_L23N
D16
2
IO_VREF_L24P_Y
F141
2
IO_D1_L24N_Y
E16
2
IO_D2_L25P_YY
F15
2
IO_L25N_YY
G13
2
IO_L26P
F16
2
IO_L26N
G12
2
IO_L27P_YY
G15
2
IO_L27N_YY
G14
Table 16: FG256 Package — XCV50E, XCV100E,
XCV200E, XCV300E
Bank
Pin Description
Pin #
2
IO_VREF_L28P_Y
H13
2
IO_D3_L28N_Y
G16
2
IO_L29P
J13
2
IO_L29N
H15
2
IO_L30P_YY
H14
2
IO_L30N_YY
H16
3IO
J15
3
IO_L31P
K15
3
IO_L31N
J14
3
IO_D4_L32P_Y
J16
3
IO_VREF_L32N_Y
K16
3
IO_L33P_YY
K12
3
IO_L33N_YY
L15
3
IO_L34P
K13
3
IO_L34N
L16
3
IO_L35P_YY
K14
3
IO_D5_L35N_YY
M16
3
IO_D6_L36P_Y
N16
3
IO_VREF_L36N_Y
L131
3
IO_L37P
P16
3
IO_L37N
L12
3
IO_L38P_Y
M15
3
IO_VREF_L38N_Y
L14
3
IO_L39P_YY
M14
3
IO_L39N_YY
R16
3
IO_VREF_L40P
M132
3
IO_L40N
T15
3
IO_D7_L41P_YY
N14
3
IO_INIT_L41N_YY
N15
4GCK0
N8
4IOP10
4
IO_L42P_YY
T14
4
IO_L42N_YY
P13
Table 16: FG256 Package — XCV50E, XCV100E,
XCV200E, XCV300E
Bank
Pin Description
Pin #
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMC60DREH | CONN EDGECARD 120POS .100 EYELET |
| XC6SLX75-3CSG484I | IC FPGA SPARTAN 6 74K 484CSGBGA |
| 23K640T-I/SN | IC SRAM 64KBIT 20MHZ 8SOIC |
| XC6SLX100-N3FGG484C | IC FPGA SPARTAN-6 484FPGA |
| EMC60DRAS | CONN EDGECARD 120PS R/A .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCV50E-7HQ240C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-E 1.8 V Field Programmable Gate Arrays |
| XCV50E-7HQ240I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays |
| XCV50E-7PQ240C | 功能描述:IC FPGA 1.8V 71K GATES 240-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-E 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
| XCV50E-7PQ240I | 功能描述:IC FPGA 1.8V I-TEMP 240-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XCV50E-7PQG240C | 制造商:Xilinx 功能描述:IC SYSTEM GATE 制造商:Xilinx 功能描述:FPGA VIRTEX-E 20.736K GATES 1728 CELLS 400MHZ 0.18UM 1.8V 24 - Trays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。