- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11574 > XRT86VL32IB (Exar Corporation)IC LIU/FRAMER T1/E1/J1 2CH 225BG PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT86VL32IB |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 89/155頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC LIU/FRAMER T1/E1/J1 2CH 225BG |
| 標(biāo)準(zhǔn)包裝： | 84 |
| 控制器類型： | T1/E1/J1 調(diào)幀器，LIU |
| 電源電壓： | 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 225-BGA |
| 供應(yīng)商設(shè)備封裝： | 225-BGA（19x19） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當(dāng)前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁
XRT86VL32
34
REV. V1.2.0
DUAL T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION
1
SB_ENB(1)
R/w
0
Receive Slip Buffer Mode Select
These bits select modes of operation for the receive slip buffer. These two
bits also select the direction of RxSERCLK and RxSYNC in base clock rate
(2.048MHz). The following table shows the corresponding slip buffer modes
as well as the direction of the RxSYNC/RxSERCLK according to the setting
of these two bits.
NOTE: Users must make sure that the RxSerClk input pin is synchronized to
the Recovered Clock signal for this particular channel to prevent any
buffer slips from occurring.
0
SB_ENB(0)
R/W
1
TABLE 20: FIFO LATENCY REGISTER (FFOLR)
HEX ADDRESS: 0Xn117
BIT
FUNCTION
TYPE
DEFAULT
DESCRIPTION-OPERATION
7-5
Reserved
-
Reserved
4-0
Rx Slip Buffer FIFO
Latency[4:0]
R/W
00100
Receive Slip Buffer FIFO Latency[4:0]:
These bits permit the user to specify the “Receive Data” Latency (in
terms of RxSerClk_n clock periods), whenever the Receive Slip
Buffer has been configured to operate in the “FIFO” Mode.
NOTE: These bits are only active if the Receive Slip Buffer has been
configured to operate in the FIFO Mode.
TABLE 19: SLIP BUFFER CONTROL REGISTER (SBCR)
HEX ADDRESS: 0Xn116
BIT
FUNCTION
TYPE
DEFAULT
DESCRIPTION-OPERATION
SB_ENB
[1:0]
RECEIVE SLIP BUFFER
MODE SELECT
DIRECTION OF
RXSERCLK
DIRECTION OF
RXSYNC
00/11
Receive Slip Buffer is
bypassed
Output
01
Slip Buffer Mode
Input
Depends on the
setting of SB_SDIR
(bit 2 of this register)
If SB_SDIR = 0:
RxSYNC = Output
If SB_SDIR = 1:
RxSYNC = Input
10
FIFO Mode.
FIFO data latency
can be programmed
by the 'FIFO Latency
Register' (Address =
0xn117).
Input
Depends on the
setting of SB_SDIR
(bit 2 of this register)
If SB_SDIR = 0:
RxSYNC = Output
If SB_SDIR = 1:
RxSYNC = Input
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PIC16LF1933T-I/MV | IC MCU 8BIT 7KB FLASH 28UQFN |
| V300A12C400B | CONVERTER MOD DC/DC 12V 400W |
| V300A15C400BG3 | CONVERTER MOD DC/DC 15V 400W |
| V300A15C400BG | CONVERTER MOD DC/DC 15V 400W |
| V300A15C400BF3 | CONVERTER MOD DC/DC 15V 400W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT86VL32IB-F | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 1-Ch T1/E1/J1 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT86VL34 | 制造商:EXAR 制造商全稱:EXAR 功能描述:QUAD T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION |
| XRT86VL34_07 | 制造商:EXAR 制造商全稱:EXAR 功能描述:QUAD T1/E1/J1 FRAMER/LIU COMBO - E1 REGISTER DESCRIPTION |
| XRT86VL34_1 | 制造商:EXAR 制造商全稱:EXAR 功能描述:QUAD T1/E1/J1 FRAMER/LIU COMBO - HARDWARE DESCRIPTION |
| XRT86VL34_2 | 制造商:EXAR 制造商全稱:EXAR 功能描述:QUAD T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。