- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373785 > ZL50015GAC (ZARLINK SEMICONDUCTOR INC) Enhanced 1 K Digital Switch with Stratum 4E DPLL PDF資料下載
參數(shù)資料
| 型號： | ZL50015GAC |
| 廠商： | ZARLINK SEMICONDUCTOR INC |
| 元件分類： | 路由/交換 |
| 英文描述： | Enhanced 1 K Digital Switch with Stratum 4E DPLL |
| 中文描述： | TELECOM, DIGITAL TIME SWITCH, PBGA256 |
| 封裝： | 17 X 17 MM, 1.61 MM HEIGHT, PLASTIC, MS-034, BGA-256 |
| 文件頁數(shù)： | 97/122頁 |
| 文件大小： | 926K |
| 代理商： | ZL50015GAC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁當(dāng)前第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁
ZL50015
Data Sheet
97
Zarlink Semiconductor Inc.
Characteristics are over recommended operating conditions unless otherwise stated.
Figure 29 - Intel Non-Multiplexed Bus Timing - Write Access
AC Electrical Characteristics
- Intel Non-Multiplexed Bus Mode - Write Access
Characteristics
Sym.
Min.
Typ.
Max.
Units
Test Conditions
2
1
2
3
4
5
6
7
8
9
CS de-asserted time
WR setup to CS falling
RD setup to CS falling
Address setup to CS falling
Data setup to CS falling
WR hold after CS rising
RD hold after CS rising
Address hold after CS rising
Data hold after CS rising
t
CSD
t
WS
t
RS
t
AS
t
DS
t
WH
t
RH
t
AH
t
DH
15
10
10
5
0
0
0
10
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
C
L
= 50 pF
C
L
= 50 pF, R
L
= 1 K
(Note 1)
10 Acknowledgement delay time.
From CS low to RDY high:
Registers
Memory
t
AKD
55
150
12
ns
ns
ns
C
L
= 50 pF
C
L
= 50 pF
11 Acknowledgement hold time.
From CS high to RDY low
12 RDY drive low to HiZ
t
AKH
4
C
L
= 50 pF, R
L
= 1 K
(Note 1)
t
AKZ
8
ns
Note 1:
High impedance is measured by pulling to the appropriate rail with R
L
, with timing corrected to cancel time taken to
discharge C
L
.
A delay of 500
μ
s to 2 ms (Section 17.2 on page 46) must be applied before the first microprocessor access is performed
after the RESET pin is set high.
Note 2:
CS
A0-A13
D0-D15
t
AH
t
RS
RD
t
RH
t
AKD
t
AKH
RDY
V
CT
V
CT
V
CT
V
CT
V
CT
VALID ADDRESS
t
CSD
t
AKZ
t
WS
WR
t
WH
V
CT
t
AS
VALID WRITE DATA
t
DS
t
DH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZL50015QCC | Enhanced 1 K Digital Switch with Stratum 4E DPLL |
| ZL50015QCC1 | Enhanced 1 K Digital Switch with Stratum 4E DPLL |
| ZL50018 | 2 K Digital Switch with Enhanced Stratum 3 DPLL |
| ZL50018GAC | 2 K Digital Switch with Enhanced Stratum 3 DPLL |
| ZL50018QCC | 2 K Digital Switch with Enhanced Stratum 3 DPLL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZL50015GAG2 | 制造商:Microsemi Corporation 功能描述:SWIT FABRIC 1K X 1K 1.8V/3.3V 256BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:SWIT FABRIC 1K X 1K 1.8V/3.3V 256BGA - Trays |
| ZL50015QCC | 制造商:Microsemi Corporation 功能描述:SWIT FABRIC 1K X 1K 1.8V/3.3V 256LQFP - Trays |
| ZL50015QCC1 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Enhanced 1 K Digital Switch with Stratum 4E DPLL |
| ZL50015QCG1 | 制造商:Microsemi Corporation 功能描述: 制造商:Microsemi Corporation 功能描述:PB FREE 1K+RATE CONVERSION AND S4E DPLL 制造商:Microsemi Corporation 功能描述:PB FREE 1K+RATE CONVERSION AND S4E DPLL - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC TDM SWITCH 1K-CH ENH 256LQFP 制造商:Microsemi Corporation 功能描述:IC TDM SWITCH 1K-CH ENH 256LQFP |
| ZL50016 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Enhanced 1 K Digital Switch |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。