- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄300164 > ZL50114GAG2 (XILINX INC) SPECIALTY TELECOM CIRCUIT, PBGA552 PDF資料下載
參數(shù)資料
| 型號(hào)： | ZL50114GAG2 |
| 廠商： | XILINX INC |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | SPECIALTY TELECOM CIRCUIT, PBGA552 |
| 封裝： | 35 X 35 MM, 1.27 MM PITCH, LEAD FREE, PLASTIC, MS-034, BGA-552 |
| 文件頁(yè)數(shù)： | 52/113頁(yè) |
| 文件大?。?/td> | 2004K |
| 代理商： | ZL50114GAG2 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)當(dāng)前第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)
ZL50110/11/12/14
Data Sheet
43
Zarlink Semiconductor Inc.
3.4
External Memory Interface
All External Memory Interface outputs are high impedance while System Reset is LOW.
If the External Memory Interface is unused, all input pins may be left unconnected.
Active low signals are designated by a # suffix, in accordance with the convention used in common memory data
sheets.
Signal
I/O
Package Balls
Description
RAM_DATA[63:0]
IU/
OT
[63]
AD7
[31]
K3
[62]
AE6
[30]
K4
[61]
AF5
[29]
J1
[60]
AB8
[28]
J2
[59]
AC7
[27]
J3
[58]
AD6
[26]
J4
[57]
AE5
[25]
H1
[56]
AF4
[24]
H2
[55]
AF3
[23]
H3
[54]
AE4
[22]
J5
[53]
AD5
[21]
G1
[52]
AA8
[20]
J6
[51]
AB7
[19]
H4
[50]
AF2
[18]
G2
[49]
AC6
[17]
H5
[48]
AE3
[16]
G3
[47]
AD4
[15]
F1
[46]
AC5
[14]
G4
[45]
AA7
[13]
F2
[44]
AB6
[12]
F3
[43]
AB5
[11]
G5
[42]
AC4
[10]
E1
[41]
AD3
[9]
E2
[40]
AE2
[8]
G6
[39]
AA5
[7]
F5
[38]
AB4
[6]
F4
[37]
AC3
[5]
E3
[36]
AD2
[4]
E4
[35
AE1
[3]
D1
[34]
AD1
[2]
E5
[33]
W6
[1]
D2
[32]
Y5
[0]
D4
Buffer memory data. Synchronous to rising
edge of SYSTEM_CLK.
RAM_PARITY[7:0]
IU/
OT
[7]
L1
[3]
L5
[6]
L2
[2]
L6
[5]
L3
[1]
K1
[4]
L4
[0]
K2
Buffer memory parity. Synchronous to rising
edge of SYSTEM_CLK. Bit [7] is parity for
data byte [63:56], bit [0] is parity for data
byte [7:0].
Table 14 - External Memory Interface Package Ball Definition
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZL50114GAG | SPECIALTY TELECOM CIRCUIT, PBGA552 |
| ZL50232GD | DATACOM, ISDN ECHO CANCELLER, PBGA208 |
| ZL50233/GDG | DATACOM, ISDN ECHO CANCELLER, PBGA208 |
| ZL50408GDC | DATACOM, LAN SWITCHING CIRCUIT, PBGA208 |
| ZL50408GDG2 | DATACOM, LAN SWITCHING CIRCUIT, PBGA208 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZL50115 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:32, 64 and 128 Channel CESoP Processors |
| ZL50115GAG | 制造商:Microsemi Corporation 功能描述:SWIT FABRIC 1K X 1K 1.8V/3.3V 324BGA - Trays 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 32CH 324PBGA |
| ZL50115GAG2 | 制造商:Microsemi Corporation 功能描述:PB FREE 1 TDM + 1 ETHERNET - Trays 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 32CH 324PBGA |
| ZL50116 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:32, 64 and 128 Channel CESoP Processors |
| ZL50116GAG | 制造商:Microsemi Corporation 功能描述:2 TDM + 1 ETHERNET - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 64CH 324PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 64CH 324PBGA |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。