- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄156847 > 514JACXXXXXXAAG (SILICON LABORATORIES) 125 MHz, OTHER CLOCK GENERATOR, PDSO6 PDF資料下載
參數(shù)資料
| 型號： | 514JACXXXXXXAAG |
| 廠商： | SILICON LABORATORIES |
| 元件分類： | 時鐘產(chǎn)生/分配 |
| 英文描述： | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 封裝： | 5 X 7 MM, ROHS COMPILANT PACKAGE-6 |
| 文件頁數(shù)： | 16/32頁 |
| 文件大?。?/td> | 267K |
| 代理商： | 514JACXXXXXXAAG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當(dāng)前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
Si514
Preliminary Rev. 0.9
23
Figure 6. I2C Read Operation
The timing specifications and timing diagram for the I2C bus is compatible with the I2C-Bus standard. SDA timeout
is supported for compatibility with SMBus interfaces.
The I2C bus can be operated at a bus voltage of 1.71 to 3.63 V and is 3.3 V tolerant.
1 – Read
0 – Write
A – Acknowledge (SDA LOW)
N – Not Acknowledge (SDA HIGH)
S – START condition
P – STOP condition
From slave to master
From master to slave
Read Operation – Single Byte
S
0 A Reg Addr [7:0]
Slv Addr [6:0]
A P
Read Operation - Burst (Auto Address Increment)
Reg Addr +1
S
1 A
Slv Addr [6:0]
Data [7:0]
P
N
S
0 A Reg Addr [7:0]
Slv Addr [6:0]
A P
S
1 A
Slv Addr [6:0]
Data [7:0]
A
P
N
Data [7:0]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 514JBAXXXXXXAAG | 250 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514JBCXXXXXXAAG | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514JBCXXXXXXBAGR | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514JBCXXXXXXBAG | 125 MHz, OTHER CLOCK GENERATOR, PDSO6 |
| 514JCBXXXXXXAAGR | 170 MHz, OTHER CLOCK GENERATOR, PDSO6 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 514JBB001011BAG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
| 514JCA000269BAG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
| 514JCA001267BAG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
| 514JCB000159BAG | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Trays |
| 514JCB000159BAGR | 制造商:Silicon Laboratories Inc 功能描述:OSCILLATOR - Tape and Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。