參數(shù)資料
型號： 74ALVCH16271DLRG4
廠商： Texas Instruments, Inc.
英文描述： 12-BIT TO 24-BIT MULTIPLEXED BUS EXCHANGER WITH 3-STATE OUTPUTS
中文描述： 12位至24位復(fù)用總線交換具有三態(tài)輸出
文件頁數(shù)： 5/15頁
文件大?。?/td> 216K
代理商： 74ALVCH16271DLRG4
www.ti.com
ELECTRICAL CHARACTERISTICS
over recommended operating free-air temperature range (unless otherwise noted)
TIMING REQUIREMENTS
over recommended operating free-air temperature range (unless otherwise noted) (see Figure 1 through Figure 3)
SN74ALVCH16271
12-BIT TO 24-BIT MULTIPLEXED BUS EXCHANGER
WITH 3-STATE OUTPUTS
SCES017G–JULY 1995–REVISED SEPTEMBER 2004
PARAMETER
TEST CONDITIONS
V
CC
MIN TYP
(1)
V
CC
- 0.2
1.2
2
1.7
2.2
2.4
2
MAX
UNIT
I
OH
= -100
μ
A
I
OH
= -4 mA
I
OH
= -6 mA
1.65 V to 3.6 V
1.65 V
2.3 V
2.3 V
2.7 V
3 V
3 V
1.65 V to 3.6 V
1.65 V
2.3 V
2.3 V
2.7 V
3 V
3.6 V
1.65 V
1.65 V
2.3 V
2.3 V
3 V
3 V
3.6 V
3.6 V
3.6 V
3 V to 3.6 V
3.3 V
3.3 V
V
OH
V
I
OH
= -12 mA
I
OH
= -24 mA
I
OL
= 100
μ
A
I
OL
= 4 mA
I
OL
= 6 mA
0.2
0.45
0.4
0.7
0.4
0.55
±
5
V
OL
V
I
OL
= 12 mA
I
OL
= 24 mA
V
I
= V
CC
or GND
V
I
= 0.58 V
V
I
= 1.07 V
V
I
= 0.7 V
V
I
= 1.7 V
V
I
= 0.8 V
V
I
= 2 V
V
I
= 0 to 3.6 V
(2)
V
O
= V
CC
or GND
V
I
= V
CC
or GND,
One input at V
CC
- 0.6 V,
V
I
= V
CC
or GND
V
O
= V
CC
or GND
I
I
μ
A
25
-25
45
-45
75
-75
I
I(hold)
μ
A
±
500
±
10
40
750
I
OZ(3)
I
CC
I
CC
C
i
C
io
μ
A
μ
A
μ
A
pF
pF
I
O
= 0
Other inputs at V
CC
or GND
Control inputs
A or B ports
3.5
9
(1)
(2)
All typical values are at V
= 3.3 V, T
= 25
°
C.
This is the bus-hold maximum dynamic current. It is the minimum overdrive current required to switch the input from one state to
another.
For I/O ports, the parameter I
OZ
includes the input leakage current.
(3)
V
CC
= 2.5 V
±
0.2 V
MIN
V
CC
= 3.3 V
±
0.3 V
MIN
V
CC
= 2.7 V
UNIT
MAX
130
MIN
MAX
130
MAX
130
f
clock
t
w
Clock frequency
Pulse duration, CLK high or low
MHz
ns
3.3
2.6
1.7
1.6
0.6
0.9
3.3
2.1
1.5
1.3
0.6
0.9
0.9
3.3
1.7
1.3
1
0.7
1.1
0.9
A before CLK
↑
B before LE
CLKEN before CLK
↑
A after CLK
↑
B after LE
CLKEN after CLK
↑
t
su
Setup time
ns
t
h
Hold time
ns
1
5
相關(guān)PDF資料
PDF描述
74ALVCH16344DLRG4 1-BIT TO 4-BIT ADDRESS DRIVER WITH 3-STATE OUTPUTS
74ALVCH16373DGGE4 16-BIT TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS
74ALVCH16831DBBRE4 1-TO-4 ADDRESS REGISTER/DRIVER WITH 3-STATE OUTPUTS
74ALVCH16831DBBRG4 1-TO-4 ADDRESS REGISTER/DRIVER WITH 3-STATE OUTPUTS
74ALVCH16903DGVRE4 3.3-V 12-BIT UNIVERSAL BUS DRIVER WITH PARITY CHECKER AND DUAL 3-STATE OUTPUTS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74ALVCH162721DLG4 功能描述:觸發(fā)器 3.3-V 20Bit FlipFlop With 3-State Outputs RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74ALVCH162721DLRG4 功能描述:觸發(fā)器 3.3-V 20B Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74ALVCH162721GRE4 功能描述:觸發(fā)器 3.3-V 20Bit FlipFlop With 3-State Outputs RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74ALVCH162721GRG4 功能描述:觸發(fā)器 3.3V 20B Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
74ALVCH162820DLG4 功能描述:觸發(fā)器 3.3-V 10-Bit Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*