參數資料
型號: 82845G
廠商: INTEL CORP
元件分類: 外設及接口
英文描述: Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
中文描述: MULTIFUNCTION PERIPHERAL, PBGA760
封裝: 37.50 X 37.50 MM, 1 MM PITCH, FLIP CHIP, BGA-760
文件頁數: 95/193頁
文件大?。?/td> 2990K
代理商: 82845G
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁
Intel
82845G/82845GL/82845GV GMCH Datasheet
95
Register Description
3.5.3.4
PCISTS2—PCI Status Register (Device 2)
Address Offset:
Default Value:
Access:
Size:
06h
07h
0090h
RO, R/WC
16 bits
PCISTS is a 16-bit status register that reports the occurrence of a PCI compliant master abort and
PCI compliant target abort.
3.5.3.5
RID2—Revision Identification Register (Device 2)
Address Offset:
Default Value:
Access:
Size:
08h
See table below
RO
8 bits
This register contains the revision number of the IGD.
Bit
Description
15
Detected Parity Error (DPE)—RO.
Hardwired to 0. IGD does not detect parity.
14
Signaled System Error (SSE)—RO.
Hardwired to 0. The IGD never asserts SERR#
13
Received Master Abort Status (RMAS)—RO.
Hardwired to 0. The IGD never gets a Master Abort.
12
Received Target Abort Status (RTAS)—RO.
Hardwired to 0. The IGD never gets a Target Abort.
11
Signaled Target Abort Status (STAS)—RO.
Hardwired to 0. The IGD does not use target abort
semantics.
10:9
DEVSEL# Timing (DEVT)—RO.
Hardwired to 00. Not applicable.
8
Data Parity Detected (DPD)—R/WC.
Hardwired to 0. Device 2 does not detect Parity Error
Responses (the IGD does not do parity detection).
7
Fast Back-to-Back (FB2B)—RO.
Hardwired to 1. The IGD accepts fast back-to-back when the
transactions are not to the same agent.
6
User Defined Format (UDF)—RO.
Hardwired to 0.
5
66 MHz PCI Capable (66C)—RO.
Hardwired to 0. Not applicable.
4
CAP LIST— RO.
Hardwired to 1. This indicates that the register at 34h provides an offset into the
function’s PCI Configuration Space containing a pointer to the location of the first item in the list.
3:0
Reserved.
Bit
Description
7:0
Revision Identification Number.
This is an 8-bit value that indicates the revision identification
number for the IGD.
82845G and 82845GL GMCH
01h = A1 Stepping
03h = B1 Stepping
82845GV GMCH
01h = A1 Stepping
相關PDF資料
PDF描述
82845GL Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
82845GV Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
82845Gx Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
82845MP Intel 845 Family Chipset-Mobile 82845MP/82845MZ Chipset Memory Controller Hub Mobile (MCH-M)
82845Mx Intel 845 Family Chipset-Mobile 82845MP/82845MZ Chipset Memory Controller Hub Mobile (MCH-M)
相關代理商/技術參數
參數描述
82845GE 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:82845GE Graphics and Memory Controller Hub (GMCH) and 82845PE Memory Controller Hub (MCH)
82845GL 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
82845GV 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
82845GX 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH)
82845MP 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 845 Family Chipset-Mobile 82845MP/82845MZ Chipset Memory Controller Hub Mobile (MCH-M)