- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378230 > 845GE (Intel Corp.) 82845GE Graphics and Memory Controller Hub (GMCH) and 82845PE Memory Controller Hub (MCH) PDF資料下載
參數(shù)資料
| 型號： | 845GE |
| 廠商： | Intel Corp. |
| 英文描述： | 82845GE Graphics and Memory Controller Hub (GMCH) and 82845PE Memory Controller Hub (MCH) |
| 中文描述： | 82845GE圖形和內(nèi)存控制器中樞（GMCH）和82845PE內(nèi)存控制器中樞（MCH） |
| 文件頁數(shù)： | 83/176頁 |
| 文件大?。?/td> | 2661K |
| 代理商： | 845GE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁當(dāng)前第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁
Intel
82845GE/82845PE Datasheet
83
Register Description
3.5.2.16
SSTS1—Secondary Status Register (Device 1)
Address Offset:
Default Value:
Access:
Size:
1Eh
02A0h
RO, R/WC
16 bits
SSTS1 is a 16-bit status register that reports the occurrence of error conditions associated with
secondary side (i.e., PCI_B/AGP side) of the “virtual” PCI-to-PCI bridge embedded within the
(G)MCH.
Bit
Description
15
Detected Parity Error (DPE)—R/WC.
0 = Software sets DPE1 to 0 by writing a 1 to this bit.
1 = Indicates (G)MCH’s detection of a parity error in the address or data phase of PCI_B/AGP bus
transactions.
14
Received System Error (RSE)—RO.
Hardwired to 0. (G)MCH does not have an SERR# signal pin
on the AGP interface.
13
Received Master Abort Status (RMAS)—R/WC.
0 = Software resets this bit to 0 by writing a 1 to it.
1 = The (G)MCH terminated a Host-to-PCI_B/AGP with an unexpected master abort.
12
Received Target Abort Status (RTAS)—R/WC.
0 = Software resets RTAS1 to 0 by writing a 1 to it.
1 = The (G)MCH-initiated transaction on PCI_B/AGP is terminated with a target abort.
11
Signaled Target Abort Status (STAS)—RO.
Hardwired to a 0. The (G)MCH does not generate
target abort on PCI_B/AGP.
10:9
DEVSEL# Timing (DEVT)—RO.
Hardwired to a 00. This field indicates the timing of the DEVSEL#
signal when the (G)MCH responds as a target on PCI_B/AGP. It is hardwired to 01b (medium) to
indicate the time when a valid DEVSEL# can be sampled by the initiator of the PCI cycle.
8
Master Data Parity Error Detected (DPD)—RO.
Hardwired to 0. The (G)MCH does not implement
G_PERR# signal on PCI_B.
7
Fast Back-to-Back (FB2B)—RO.
Hardwired to 1. The (G)MCH, as a target, supports fast back-to-
back transactions on PCI_B/AGP.
6
Reserved.
5
66/60 MHz Capability (CAP66)—RO.
Hardwired to 1. Indicates that the AGP/PCI_B bus is capable
of 66 MHz operation.
4:0
Reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 845PE | 82845GE Graphics and Memory Controller Hub (GMCH) and 82845PE Memory Controller Hub (MCH) |
| 845G | Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 845GL | Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 845GV | Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 8460 | LAN 10/100 Base-TX Dual Port Transformer Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 845GE MAX-L | 制造商:Micro-Star International 功能描述:845GE P4/CELERON 533FSB ATX - Bulk |
| 845GEM-L | 制造商:Micro-Star International 功能描述:845GEM-L P4 MATX HYPER-T - Bulk |
| 845GL | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 845GLMS-L | 制造商:Micro-Star International 功能描述:845GL UATX P4/CEL 400FSB - Bulk |
| 845GR | 制造商:SPC 功能描述:New |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。