參數資料
| 型號： | A1280A-1PL84I |
| 廠商： | Microsemi SoC |
| 文件頁數： | 15/54頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 8K GATES 84-PLCC IND |
| 標準包裝： | 16 |
| 系列： | ACT™ 2 |
| LAB/CLB數： | 1232 |
| 輸入/輸出數： | 72 |
| 門數： | 8000 |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 84-LCC（J 形引線） |
| 供應商設備封裝： | 84-PLCC（29.31x29.31） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁
Detailed Specifications
2- 16
R e visio n 8
A1240A Timing Characteristics (continued)
Table 2-16 A1240A Worst-Case Commercial Conditions, VCC = 4.75 V, TJ = 70°C
I/O Module Input Propagation Delays
–2 Speed
–1 Speed
Std. Speed
Units
Parameter/Description
Min.
Max.
Min.
Max.
Min.
Max.
tINYH
Pad to Y High
2.9
3.3
3.8
ns
tINYL
Pad to Y Low
2.6
3.0
3.5
ns
tINGH
G to Y High
5.0
5.7
6.6
ns
tINGL
G to Y Low
4.7
5.4
6.3
ns
Input Module Predicted Input Routing Delays*
tIRD1
FO = 1 Routing Delay
4.2
4.8
5.6
ns
tIRD2
FO = 2 Routing Delay
4.8
5.4
6.4
ns
tIRD3
FO = 3 Routing Delay
5.4
6.1
7.2
ns
tIRD4
FO = 4 Routing Delay
5.9
6.7
7.9
ns
tIRD8
FO = 8 Routing Delay
7.9
8.9
10.5
ns
Global Clock Network
tCKH
Input Low to High
FO = 32
10.2
11.0
12.8
ns
FO = 256
11.8
13.0
15.7
tCKL
Input High to Low
FO = 32
10.2
11.0
12.8
ns
FO = 256
12.0
13.2
15.9
tPWH
Minimum Pulse Width High
FO = 32
3.8
4.5
5.5
ns
FO = 256
4.1
5.0
5.8
tPWL
Minimum Pulse Width Low
FO = 32
3.8
4.5
5.5
ns
FO = 256
4.1
5.0
5.8
tCKSW
Maximum Skew
FO = 32
0.5
ns
FO = 256
2.5
tSUEXT
Input Latch External Setup
FO = 32
0.0
ns
FO = 256
0.0
tHEXT
Input Latch External Hold
FO = 32
7.0
ns
FO = 256
11.2
tP
Minimum Period
FO = 32
8.1
9.1
11.1
ns
FO = 256
8.8
10.0
11.7
fMAX
Maximum Frequency
FO = 32
125.0
110.0
90.0
ns
FO = 256
115.0
100.0
85.0
Note:
*These parameters should be used for estimating device performance. Optimization techniques may further
reduce delays by 0 to 4 ns. Routing delays are for typical designs across worst-case operating conditions. Post-
route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment.
相關PDF資料 |
PDF描述 |
|---|---|
| A1460A-1PQG160I | IC FPGA 6K GATES 160-PQFP |
| A1460A-1PQ160I | IC FPGA 6K GATES 160-PQFP |
| 24LC01BT/SN | IC EEPROM 1KBIT 400KHZ 8SOIC |
| EP20K400EFC672-2 | IC APEX 20KE FPGA 400K 672-FBGA |
| AMM24DTBN-S189 | CONN EDGECARD 48POS R/A .156 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| A1280A-1PLG160B | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-1PLG160C | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-1PLG160I | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-1PLG160M | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1280A-1PLG176B | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。