Figure 2-6 Input Buffer Delays PAD Y INBUF In 3 V 0" />
參數(shù)資料
型號(hào): A54SX08A-TQ144I
廠商: Microsemi SoC
文件頁數(shù): 39/108頁
文件大?。?/td> 0K
描述: IC FPGA SX 12K GATES 144-TQFP
標(biāo)準(zhǔn)包裝: 60
系列: SX-A
LAB/CLB數(shù): 768
輸入/輸出數(shù): 113
門數(shù): 12000
電源電壓: 2.25 V ~ 5.25 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 85°C
封裝/外殼: 144-LQFP
供應(yīng)商設(shè)備封裝: 144-TQFP(20x20)
SX-A Family FPGAs
2- 16
v5.3
Input Buffer Delays
C-Cell Delays
Cell Timing Characteristics
Figure 2-6 Input Buffer Delays
PAD
Y
INBUF
In
3 V
0 V
1.5 V
Out
GND
50%
1.5 V
50%
VCC
t
INY
t
INY
Figure 2-7 C-Cell Delays
S
A
B
Y
S, A, or B
Out
GND
50%
Out
GND
50%
V
CC
V
CC
V
CC
t
PD
t
PD
t
PD
t
PD
Figure 2-8 Flip-Flops
(Positive Edge Triggered)
D
CLK
CLR
Q
D
CLK
Q
CLR
t
HPWH
t
WASYN
t
HD
t
SUD
t
HP
t
HPWL
t
RCO
t
CLR
t
RPWL
t
RPWH
PRESET
tPRESET
PRESET
相關(guān)PDF資料
PDF描述
A54SX08A-1TQ144 IC FPGA SX 12K GATES 144-TQFP
HSM44DRYS CONN EDGECARD 88POS DIP .156 SLD
A54SX08A-TQG144I IC FPGA SX 12K GATES 144-TQFP
A54SX08A-1TQG144 IC FPGA SX 12K GATES 144-TQFP
HMM44DRYS CONN EDGECARD 88POS DIP .156 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX08A-TQ208 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SX-A Family FPGAs
A54SX08A-TQ208A 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SX-A Family FPGAs
A54SX08A-TQ208B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SX-A Family FPGAs
A54SX08A-TQ208I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SX-A Family FPGAs
A54SX08A-TQ208M 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SX-A Family FPGAs