- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1978 > AD1871YRSZ-REEL (Analog Devices Inc)IC ADC STEREO 24BIT 96KHZ 28SSOP PDF資料下載
參數(shù)資料
| 型號： | AD1871YRSZ-REEL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 24/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC STEREO 24BIT 96KHZ 28SSOP |
| 標準包裝： | 1,500 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 96k |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-SSOP（0.209"，5.30mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 28-SSOP |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 4 個單端，單極 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁
REV. 0
–5–
AD1871
DATA INTERFACE TIMING (STANDALONE MODE–MASTER)
Mnemonic
Description
Min
Typ
Max
Unit
Comment
tBDLY
BCLK Delay
20
ns
From MCLK Rising
tBLDLY
LRCLK Delay to Low
10
ns
From BCLK Falling
tBDDLY
DOUT Delay
10
ns
From BCLK Falling
tBDDLY
BCLK
LRCLK
DOUT
LEFT-JUSTIFIED
MODE
DOUT
RIGHT-JUSTIFIED
MODE
LSB
DOUT
I2S-JUSTIFIED
MODE
tBDLY
tBLDLY
MSB
MSB–
MSB
8-BIT CLOCKS
(24-BIT DATA)
12-BIT CLOCKS
(20-BIT DATA)
16-BIT CLOCKS
(16-BIT DATA)
MCLK
1
Figure 2. Master Data Interface Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD1877JRZ-RL | IC ADC STEREO 16BIT 28-SOIC |
| AD1974YSTZ-RL | IC CODEC 4CH ADC W/PLL 48-LQFP |
| AD2S99BP | IC OSC SINUSOIDAL 20KHZ 20-PLCC |
| AD5310BRM | IC DAC 10BIT R-R W/BUFF 8-MSOP |
| AD5341BRUZ | IC DAC 12BIT SNGL VOUT 20TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD1876 | 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit 100 kSPS Sampling ADC |
| AD1876JN | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD1877 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Single-Supply 16-Bit Stereo ADC |
| AD1877JR | 制造商:Rochester Electronics LLC 功能描述:IC, +5V 16-BIT STEREO ADC - Bulk 制造商:Analog Devices 功能描述:IC +5V 16-BIT STEREO ADC |
| AD1877JR-REEL | 制造商:Rochester Electronics LLC 功能描述:SINGLE SUPPLY 5V 16-BIT STERO ADC - Tape and Reel 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。