參數(shù)資料
型號(hào)： AD5381BSTZ-5-REEL
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 3/40頁(yè)
文件大小： 0K
描述： IC DAC 12BIT 40CH 5V 100-LQFP
產(chǎn)品培訓(xùn)模塊： Data Converter Fundamentals
DAC Architectures
產(chǎn)品變化通告： AD5381,3 Redesign Change 24/Oct/2011
設(shè)計(jì)資源： 40 Channels of Programmable Voltage with Excellent Temperature Drift Performance Using AD5381 (CN0010)
AD5381 Channel Monitor Function (CN0013)
標(biāo)準(zhǔn)包裝： 1
設(shè)置時(shí)間： 6µs
位數(shù)： 12
數(shù)據(jù)接口： 串行，并聯(lián)
轉(zhuǎn)換器數(shù)目： 40
電壓電源： 單電源
功率耗散（最大）： 80mW
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-LQFP
供應(yīng)商設(shè)備封裝： 100-LQFP（14x14）
包裝： 標(biāo)準(zhǔn)包裝
輸出數(shù)目和類型： 40 電壓，單極
采樣率（每秒）： 167k
其它名稱： AD5381BSTZ-5-REELDKR
Data Sheet
AD5381
Rev. D | Page 11 of 40
PARALLEL INTERFACE TIMING
DVDD = 2.7 V to 5.5 V; AVDD = 4.5 V to 5.5 V or 2.7 V to 3.6 V; AGND = DGND = 0 V; all specifications T
MIN to TMAX,
unless otherwise noted.
Table 7.
Parameter 1,2,3
Limit at T
MIN, TMAX
Unit
Description
t
0
4.5
ns min
REG0, REG1, address to WR rising edge setup time
t
1
4.5
ns min
REG0, REG1, address to WR rising edge hold time
t
2
20
ns min
CS pulse width low
t
3
20
ns min
WR pulse width low
t
4
0
ns min
CS to WR falling edge setup time
t
5
0
ns min
WR to CS rising edge hold time
t
6
4.5
ns min
Data to WR rising edge setup time
t
7
4.5
ns min
Data to WR rising edge hold time
t
8
20
ns min
WR pulse width high
t
700
ns min
Minimum WR cycle time (single-channel write)
t
30
ns max
WR rising edge to BUSY falling edge
t
670
ns max
BUSY pulse width low (single-channelupdate)
t
12
30
ns min
WR rising edge to LDAC falling edge
t
13
20
ns min
LDAC pulse width low
t
14
100
ns max
BUSY rising edge to DAC output response time
t
15
20
ns min
LDAC rising edge to WR rising edge
t
16
0
ns min
BUSY rising edge to LDAC falling edge
t
17
100
ns min
LDAC falling edge to DAC output response time
t
18
8
s typ
DAC output settling time, boost mode off
t
19
20
ns min
CLR pulse width low
t
20
12
smax
CLR pulse activation time
1 Guaranteed by design and characterization, not production tested.
2 All input signals are specified with t
R = tR = 5 ns (10% to 90% of DVDD) and timed from a voltage level of 1.2 V.
5 Measured with the load circuit of Figure 2.
相關(guān)PDF資料
PDF描述
DAC8412FPC IC DAC 12BIT QUAD READBK 28-PLCC
VI-JWP-MZ-B1 CONVERTER MOD DC/DC 13.8V 25W
VE-B1V-MU-S CONVERTER MOD DC/DC 5.8V 200W
VI-JWM-MZ-B1 CONVERTER MOD DC/DC 10V 25W
VE-B1N-MU-S CONVERTER MOD DC/DC 18.5V 200W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD5382BST-3 制造商:Analog Devices 功能描述:DAC 32-CH Resistor-String 14-bit 100-Pin LQFP 制造商:Rochester Electronics LLC 功能描述:32/40-CHANNEL 3V/5V SINGLE SUPPLY 12/14-BIT VOUT DAC - Bulk
AD5382BST-3-REEL 制造商:Analog Devices 功能描述:DAC 32-CH Resistor-String 14-bit 100-Pin LQFP T/R
AD5382BST-5 制造商:Analog Devices 功能描述:DAC 32-CH Resistor-String 14-bit 100-Pin LQFP 制造商:Rochester Electronics LLC 功能描述:32-CHN 5V SINGLE SUPPLY 14-BIT VOUT I.C. - Bulk
AD5382BST-5-REEL 制造商:Analog Devices 功能描述:DAC 32-CH Resistor-String 14-bit 100-Pin LQFP T/R
AD5382BSTZ-3 功能描述:IC DAC 14BIT 32CHAN 3V 100LQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1,000 系列:- 設(shè)置時(shí)間:1µs 位數(shù):8 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:8 電壓電源:雙 ± 功率耗散（最大）:941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數(shù)目和類型:8 電壓，單極 采樣率（每秒）:*
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*