- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄10186 > AD7686CCPZRL (Analog Devices Inc)IC ADC 16BIT SAR 500KSPS 10LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD7686CCPZRL |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 24/28頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 16BIT SAR 500KSPS 10LFCSP |
| 標(biāo)準(zhǔn)包裝： | 5,000 |
| 系列： | PulSAR® |
| 位數(shù)： | 16 |
| 采樣率（每秒）： | 500k |
| 數(shù)據(jù)接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 21.5mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 10-WFDFN 裸露焊盤(pán)，CSP |
| 供應(yīng)商設(shè)備封裝： | 10-LFCSP-WD（3x3） |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類(lèi)型： | 1 個(gè)偽差分，單極 |
| 配用： | EVAL-AD7686CBZ-ND - BOARD EVALUATION FOR AD7686 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)當(dāng)前第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)
AD7686
Rev. B | Page 5 of 28
TIMING SPECIFICATIONS
40°C to +85°C, VDD = 4.5 V to 5.5 V, VIO = 2.3 V to 5.5 V or VDD + 0.3 V, whichever is the lowest, unless otherwise stated.
Table 4.
Parameter
Symbol
Min
Typ
Max
Unit
Conversion Time: CNV Rising Edge to Data Available
tCONV
0.5
1.6
μs
Acquisition Time
tACQ
400
ns
Time Between Conversions
tCYC
2
μs
CNV Pulse Width ( CS Mode)
tCNVH
10
ns
SCK Period (CS Mode)
tSCK
15
ns
SCK Period (Chain Mode)
tSCK
VIO Above 4.5 V
17
ns
VIO Above 3 V
18
ns
VIO Above 2.7 V
19
ns
VIO Above 2.3 V
20
ns
SCK Low Time
tSCKL
7
ns
SCK High Time
tSCKH
7
ns
SCK Falling Edge to Data Remains Valid
tHSDO
5
ns
SCK Falling Edge to Data Valid Delay
tDSDO
VIO Above 4.5 V
14
ns
VIO Above 3 V
15
ns
VIO Above 2.7 V
16
ns
VIO Above 2.3 V
17
ns
CNV or SDI Low to SDO D15 MSB Valid (CS Mode)
tEN
VIO Above 4.5 V
15
ns
VIO Above 2.7 V
18
ns
VIO Above 2.3 V
22
ns
CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode)
tDIS
25
ns
SDI Valid Setup Time from CNV Rising Edge (CS Mode)
tSSDICNV
15
ns
SDI Valid Hold Time from CNV Rising Edge (CS Mode)
tHSDICNV
0
ns
SCK Valid Setup Time from CNV Rising Edge (Chain Mode)
tSSCKCNV
5
ns
SCK Valid Hold Time from CNV Rising Edge (Chain Mode)
tHSCKCNV
5
ns
SDI Valid Setup Time from SCK Falling Edge (Chain Mode)
tSSDISCK
3
ns
SDI Valid Hold Time from SCK Falling Edge (Chain Mode)
tHSDISCK
4
ns
SDI High to SDO High (Chain Mode with Busy Indicator)
tDSDOSDI
VIO Above 4.5 V
15
ns
VIO Above 2.3 V
26
ns
500A
IOL
500A
IOH
1.4V
TO SDO
CL
50pF
0
296
9-
0
03
Figure 3. Load Circuit for Digital Interface Timing
30% VIO
70% VIO
2V OR VIO – 0.5V1
0.8V OR 0.5V2
2V OR VIO – 0.5V1
tDELAY
02
96
9
-00
4
12V IF VIO ABOVE 2.5V, VIO – 0.5V IF VIO BELOW 2.5V.
20.8V IF VIO ABOVE 2.5V, 0.5V IF VIO BELOW 2.5V.
Figure 4. Voltage Levels for Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS3106F28-20S | CONN PLUG 14POS STRAIGHT W/SCKT |
| T 3484 005 | CONN MALE 7POS CABLE MNT R/A |
| LTC1419CG#TR | IC ADC 14BIT 800KSPS SHDN 28SSOP |
| LTC1279IG#TRPBF | IC A/DCONV SAMPLNG W/SHTDN24SSOP |
| D6FBX | CONN RCPT FEMALE 6PIN BLK/SILVER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7686CCPZRL1 | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:16-Bit, 500 kSPS PulSAR ADC in MSOP/QFN |
| AD7686CCPZRL7 | 功能描述:IC ADC 16BIT SAR 500KSPS 10LFCSP RoHS:是 類(lèi)別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:PulSAR® 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):12 采樣率（每秒）:300k 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數(shù)目和類(lèi)型:1 個(gè)單端，單極；1 個(gè)單端，雙極 |
| AD7686CCPZRL71 | 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:16-Bit, 500 kSPS PulSAR ADC in MSOP/QFN |
| AD7686CRM | 制造商:Analog Devices 功能描述:ADC Single SAR 500ksps 16-bit Serial 10-Pin MSOP Tube |
| AD7686CRMRL7 | 制造商:Analog Devices 功能描述:ADC Single SAR 500ksps 16-bit Serial 10-Pin MSOP T/R |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。