- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9674 > AD9553BCPZ (Analog Devices Inc)IC INTEGER-N CLCK GEN 32LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9553BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 33/44頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC INTEGER-N CLCK GEN 32LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 類型： | 時(shí)鐘/頻率轉(zhuǎn)換器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，GPON，SONET/SHD，T1/E1 |
| 輸入： | CMOS，LVDS，晶體 |
| 輸出： | CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 810MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-WFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 32-LFCSP（5x5） |
| 包裝： | 托盤 |
| 配用： | AD9553/PCBZ-ND - BOARD EVAL FOR AD9553 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)當(dāng)前第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)
AD9553
Rev. A | Page 39 of 44
REFB Frequency Control (Register 0x23 to Register 0x26)
Table 35.
Address
Bit
Bit Name
Description
0x23
[7:0]
REFB divider (R
B)
Bits[13:6] of the 14-bit REFB divider.
0x24
[7:2]
REFB divider (R
B)
Bits[5:0] of the 14-bit REFB divider (default: R
B = 8192 decimal). The REFB divider bits
are ineffective unless Register 0x24[1] = 1.
1
Enable SPI control of R
B
Enables SPI port control of the REFB divider value (R
B).
0 = the A3 to A0 pins define R
B per Table 14 (default).
1 = the 14-bit value in the REFB divider register defines R
B.
0
Unused
Unused.
0x25
7
Enable SPI control of ×2
B
Enables SPI control of the REFB ×2 frequency multiplier (×2
B) per Register 0x25[6].
0 = the device automatically selects ×2
B per Table 14 (default).
1 = Register 0x25[6] controls the selection of ×2
B.
6
Select ×2
B
Selects ×2
B. This bit is ineffective unless Register 0x25[7] = 1.
0 = bypass ×2
B (default).
1 = select ×2
B.
5
Enable SPI control of ÷5
B
Enables SPI control of the ÷5
B prescaler per Register 0x25[4].
0 = the device automatically selects ÷5
B per Table 14 (default).
1 = Register 0x25[4] controls the selection of ÷5
B.
4
Select ÷5
B
Selects ÷5
B. This bit is ineffective unless Register 0x25[5] = 1.
0 = bypass ÷5
B (default).
1 = select ÷5
B.
[3:0]
Unused
Unused.
0x26
[7:0]
Unused
Unused.
DCXO Frequency and Reference Switchover Control (Register 0x27 to Register 0x31)
Table 36.
Address
Bit
Bit Name
Description
0x27
[7:0]
XO divider (R
XO)
Bits[13:6] of the 14-bit XO divider.
0x28
[7:2]
XO divider (R
XO)
Bits[5:0] of the 14-bit XO divider (default: R
XO = 4096 decimal). The XO divider bits are
ineffective unless Register 0x28[1] = 1.
1
Enable SPI control of R
XO
Enables SPI port control of the XO divider value (R
XO).
0 = the A3 to A0 pins define R
XO per Table 14 (default).
1 = the 14-bit value in the XO divider register defines R
XO.
0
Unused
Unused.
0x29
[7:6]
Switchover mode
Selects the switchover operating mode.
00 = revertive switchover (default).
01 = nonrevertive switchover.
10 = selects REFA as the active reference.
11 = selects REFB as the active reference.
5
REFA diff
Enables the differential input reference function.
0 = normal single-ended operation of REFA and REFB (default).
1 = REFA configured as a differential reference in which the REFA pin functions as one
differential input and the REFB/REFA pin functions as the other differential input. In this
configuration, the REFB channel and switchover functionality are both unavailable.
[4:0]
Unused
Unused.
0x2A to
0x31
[7:0]
Unused
Unused.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS27467T25F2P | CONN PLUG 100POS STRAIGHT W/PINS |
| AD9550BCPZ | IC INTEGER-N TRANSLATOR 32-LFCSP |
| AD9573ARUZ | IC PCI CLCOK GEN 25MHZ 16TSSOP |
| MS3452W24-22PW | CONN RCPT 4POS BOX MNT W/PINS |
| MS3452W24-22P | CONN RCPT 4POS BOX MNT W/PINS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9553BCPZ-REEL7 | 功能描述:IC INTEGER-N CLCK GEN 32LFCSP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| AD9554/PCBZ | 功能描述:AD9554 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件狀態(tài):有效 主要用途:計(jì)時(shí)，時(shí)鐘發(fā)生器 嵌入式:- 使用的 IC/零件:AD9554 主要屬性:- 輔助屬性:LED 狀態(tài)指示器 所含物品:板 標(biāo)準(zhǔn)包裝:1 |
| AD9554-1/PCBZ | 功能描述:AD9554-1 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件狀態(tài):有效 主要用途:計(jì)時(shí)，時(shí)鐘發(fā)生器 嵌入式:- 使用的 IC/零件:AD9554-1 主要屬性:- 輔助屬性:LED 狀態(tài)指示器 所含物品:板 標(biāo)準(zhǔn)包裝:1 |
| AD9554-1BCPZ | 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 PLL:是 主要用途:以太網(wǎng)，SONET/SDH，Stratum 輸入:CMOS，LVDS 輸出:HCSL，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:4：4 差分 - 輸入:輸出:是/是 頻率 - 最大值:942MHz 電壓 - 電源:1.4 V ~ 2.625 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:56-WFQFN 裸焊盤，CSP 供應(yīng)商器件封裝:56-LFCSP-WQ（8x8） 標(biāo)準(zhǔn)包裝:1 |
| AD9554-1BCPZ-REEL7 | 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 PLL:是 主要用途:以太網(wǎng)，SONET/SDH，Stratum 輸入:CMOS，LVDS 輸出:HCSL，LVDS，LVPECL 電路數(shù):1 比率 - 輸入:輸出:4：4 差分 - 輸入:輸出:是/是 頻率 - 最大值:942MHz 電壓 - 電源:1.4 V ~ 2.625 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:56-WFQFN 裸焊盤，CSP 供應(yīng)商器件封裝:56-LFCSP-WQ（8x8） 標(biāo)準(zhǔn)包裝:750 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。