參數(shù)資料
型號: AGL10005-FFGG484I
元件分類: FPGA
英文描述: FPGA, 1000000 GATES, 250 MHz, PBGA484
封裝: 13 X 13 MM, 1 MM PITCH, ROHS COMPLIANT, FBGA-144
文件頁數(shù): 171/204頁
文件大小: 2800K
代理商: AGL10005-FFGG484I
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁當(dāng)前第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁
IGLOO Low-Power Flash FPGAs with Flash*Freeze Technology
A d v an c ed v0 . 1
2-55
Exiting Flash*Freeze Mode
If the embedded PLL is used, the user design must
allow maximum acquisition time for the PLL to
acquire the lock signal.
Within 0.5 s of deasserting the FF pin, the input
buffer can capture new input values. Within the
next 0.5 s, the output buffers are able to drive
the new output values from the core.
Sleep Mode
Actel IGLOO FPGAs support Sleep mode when device
functionality is not required. In Sleep mode, the FPGA
core voltage supply (VCC) is turned off (either grounded
or floated) while other power supplies are left on,
resulting in the FPGA core being turned off to reduce
power consumption. While the IGLOO device is in Sleep
mode, the rest of the system can still be operating and
driving the input buffers of the IGLOO device. The driven
inputs do not pull up the internal power planes, and the
current draw is limited to minimal leakage current.
Table 2-31 shows the power supply status in Sleep mode.
When the VCC power supply is powered off, the
corresponding power pin can be left floating or
grounded.
Shutdown Mode
For AGL030 devices, Shutdown mode can be used by
turning off all power supplies when the device function
is not needed. Cold-sparing and hot-insertion features
enable these devices to be powered down without
turning off the entire system. When power returns, the
live-at-power-up feature enables operation of the device
after reaching the voltage activation point.
application
note
for
more
information
on
how
to
use
tools
and
system
implementation of the various power modes supported
by IGLOO devices.
Table 2-31 Sleep Mode—Power Supply Requirement for
IGLOO Devices
Power Supplies
IGLOO/e Devices
VCC
Powered off
VCCI = VMV
Powered on
VJTAG
Powered on
VPUMP
Powered on
相關(guān)PDF資料
PDF描述
AGL10005-FFGG484 FPGA, 1000000 GATES, 250 MHz, PBGA484
AGL10005-FG144 FPGA, 1000000 GATES, 250 MHz, PBGA144
AGL10005-FG256I FPGA, 1000000 GATES, 250 MHz, PBGA144
AGL10005-FG256 FPGA, 1000000 GATES, 250 MHz, PBGA144
AGL10005-FG484I FPGA, 1000000 GATES, 250 MHz, PBGA484
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AGL1000V2-CS144 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology
AGL1000V2-CS144ES 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology
AGL1000V2-CS144I 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology
AGL1000V2-CS144PP 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOO Low-Power Flash FPGAs with Flash Freeze Technology
AGL1000V2-CS281 功能描述:IC FPGA 1KB FLASH 1M 281-CSP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:IGLOO 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)