- 您現(xiàn)在的位置：買(mǎi)賣IC網(wǎng) > PDF目錄3833 > AT80251G2D-SLSUL (Atmel)IC 8051 MCU ROMLESS 44PLCC PDF資料下載
參數(shù)資料
| 型號(hào)： | AT80251G2D-SLSUL |
| 廠商： | Atmel |
| 文件頁(yè)數(shù)： | 63/77頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC 8051 MCU ROMLESS 44PLCC |
| 標(biāo)準(zhǔn)包裝： | 972 |
| 系列： | 8x251 |
| 核心處理器： | C251 |
| 芯體尺寸： | 8/16-位 |
| 速度： | 16MHz |
| 連通性： | EBI/EMI，I²C，Microwire，SPI，UART/USART |
| 外圍設(shè)備： | POR，PWM，WDT |
| 輸入/輸出數(shù)： | 32 |
| 程序存儲(chǔ)器類型： | ROMless |
| RAM 容量： | 1K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 2.7 V ~ 5.5 V |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 44-LCC（J 形引線） |
| 包裝： | 管件 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)當(dāng)前第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)
66
AT/TSC8x251G2D
4135F–8051–11/06
Maximum Total IOL for all:Output Pins71 mA
If IOL exceeds the test conditions, VOL may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test
conditions.
2. Capacitive loading on Ports 0 and 2 may cause spurious noise pulses above 0.4 V on the low-level outputs of ALE and Ports
1, 2, and 3. The noise is due to external bus capacitance discharging into the Port 0 and Port 2 pins when these pins change
from high to low. In applications where capacitive loading exceeds 100 pF, the noise pulses on these signals may exceed
0.8 V. It may be desirable to qualify ALE or other signals with a Schmitt Trigger or CMOS-level input logic.
3. Capacitive loading on Ports 0 and 2 causes the VOH on ALE and PSEN# to drop below the specification when the address
lines are stabilizing.
4. Typical values are obtained using VDD = 3 V and TA = 25°C. They are not tested and there is not guarantee on these values.
5. The input threshold voltage of SCL and SDA meets the TWI specification, so an input voltage below 0.3VDD will be recog-
nized as a logic 0 while an input voltage above 0.7VDD will be recognized as a logic 1.
Figure 29.
IDD/IDL Versus XTAL Frequency; VDD = 2.7 to 3.6 V
Note:
1.The clock prescaler is not used: FOSC = FXTAL.
I
DD, IDL and IPD Test Conditions
Figure 30.
IDD Test Condition, Active Mode
max Active mode (mA)
typ Active mode (mA)
max Idle mode (mA)
typ Idle mode (mA)
15
10
5
0
IDD/IDL
(mA
)
Frequency at XTAL(1) (MHz)
24
68
14
10
12
16
VDD
XTAL2
VDD
Clock Signal
RST
VSS
TSC80251G2D
EA#
XTAL1
VDD
P0
(NC)
IDD
VDD
All other pins are unconnected
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 202516-1 | CONN HOUSING COAXI SKT 42POS BLK |
| 213522-1 | M-SERIES KIT 34P V.35 |
| 201310-1 | CONN HOUSING PLUG 75POS BLACK |
| 213685-1 | 34P PLUG KIT,M-SERIES,CC,JS |
| 213931-3 | M-SERIES KIT,V.35,34P,UNASSM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AT80251G2D-SLSUM | 功能描述:8位微控制器 -MCU ROMless 8/16bit 5V 24MHz RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| AT804 | 制造商:POSEICO 制造商全稱:POSEICO 功能描述:PHASE CONTROL THYRISTOR |
| AT804S12 | 制造商:n/a 功能描述:Thyristor |
| AT804S16 | 制造商:POSEICO 制造商全稱:POSEICO 功能描述:PHASE CONTROL THYRISTOR |
| AT805-1.2KER | 制造商: 功能描述:600mA Ultra Low Dropout Regulator 制造商:undefined 功能描述:600mA Ultra Low Dropout Regulator |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。