參數(shù)資料
型號： AX1000-1FGG896I
元件分類： FPGA
英文描述： FPGA, 12096 CLBS, 612000 GATES, 763 MHz, PBGA896
封裝： 1 MM PITCH, FBGA-896
文件頁數(shù)： 157/230頁
文件大?。?/td> 6485K
代理商： AX1000-1FGG896I
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁
Axcelerator Family FPGAs
2- 18
v2.8
User I/O Naming Conventions
Due to the complex and flexible nature of the Axcelerator family’s user I/Os, a naming scheme is used to show the
details of the I/O. The naming scheme explains to which bank an I/O belongs, as well as the pairing and pin polarity for
differential I/Os (Figure 2-7).
Figure 2-7 I/O Bank and Dedicated Pin Layout
Figure 2-8 General Naming Schemes
PRC
PRD
PRB
PRA
TDO
TDI
TCK
TMS
TRST
LP
Corner4
Corner3
Corner1
I/O
BANK
3
I/O
BANK
2
I/O BANK 0
I/O BANK 5
I/O BANK 1
I/O BANK 4
I/O
BANK
7
I/O
BANK
6
Corner2
AX125
GND
V
CCDA
GND
V
CCDA
V
PUMP
GND
V
CCDA
GND
V
CCDA
V
COMPLG
V
COMPLH
V
CCPLG
V
CCPLH
V
COMPLB
V
COMPLA
V
CCPLB
V
CCPLA
V
COMPLE
V
COMPLF
V
CCPLE
V
CCPLF
V
COMPLD
V
COMPLC
V
CCPLD
V
CCPLC
GND
V
CCDA
GND
V
CCDA
GND
V
CCDA
GND
V
CCDA
GND
V
CCA
GND
V
CCA
GND
V
CCA
GND
V
CCA
GND
V
CCA
GND
V
CCA
GND
V
CCI 2
GND
V
CCI
1
GND
V
CCI
5
GND
V
CCI
4
GND
V
CCDA
GND
V
CCDA
GND
V
CCDA
GND
V
CCA
GND
V
CCA
GND
V
CCI 6
GND
V
CCI 7
GND
V
CCI 3
V
CCI
0
IOxxXBxFx
Fx refers to an
unimplemented feature
and can be ignored.
Bank I/D 0 through 7,
clockwise from IOB NW
P - Positive Pin/ N- Negative Pin
Pair number in the
bank, starting at 00,
clockwise from IOB NW
IO12PB1F1 is the positive pin of the thirteenth pair of the
first I/O bank (IOB NE). IO12PB1 combined
with IO12NB1 form a differential pair.
For those I/Os that can be employed
either as a user I/O or as a special
function, the following nomenclature
is used:
IOxxXBxFx/special_function_name
IOxxPB1Fx/xCLKx this pin can be configured as a clock
input or as a user I/O.
Examples:
相關PDF資料
PDF描述
AX1000-1FGG896M FPGA, 12096 CLBS, 612000 GATES, 763 MHz, PBGA896
AX1000-1FGG896 FPGA, 12096 CLBS, 612000 GATES, 763 MHz, PBGA896
AX1000-2BG729IX79 FPGA, 12096 CLBS, 612000 GATES, 870 MHz, PBGA729
AX1000-2BG729I FPGA, 12096 CLBS, 612000 GATES, 870 MHz, PBGA729
AX1000-2BG729X79 FPGA, 12096 CLBS, 612000 GATES, 870 MHz, PBGA729
相關代理商/技術參數(shù)
參數(shù)描述
AX1000-1FGG896M 制造商:Microsemi Corporation 功能描述:FPGA Axcelerator Family 612K Gates 12096 Cells 763MHz 0.15um (CMOS) Technology 1.5V 896-Pin FBGA 制造商:Microsemi Corporation 功能描述:FPGA AXCELERATOR 612K GATES 12096 CELLS 763MHZ 0.15UM 1.5V 8 - Trays
AX1000-1FGG896PP 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs
AX1000-1LG624M 制造商:Microsemi Corporation 功能描述:AXCELERATOR-1,000,000 GATES - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 418 I/O 624LGA
AX1000-1PQ896 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs
AX1000-1PQ896B 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*