- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄295120 > AX250-1PQ208 FPGA, 2816 CLBS, 154000 GATES, 763 MHz, PQFP208 PDF資料下載
參數(shù)資料
| 型號： | AX250-1PQ208 |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 2816 CLBS, 154000 GATES, 763 MHz, PQFP208 |
| 封裝： | 0.50 MM PITCH, PLASTIC, QFP-208 |
| 文件頁數(shù)： | 208/230頁 |
| 文件大?。?/td> | 6485K |
| 代理商： | AX250-1PQ208 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁當前第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁
Axcelerator Family FPGAs
v2.8
2-65
PLL Configurations
The following rules apply to the different PLL inputs and
outputs:
Reference Clock
The RefCLK can be driven by (Figure 2-50):
1. Global routed clocks (CLKE/F/G/H) or user-created
clock network
2. CLK1 output of an adjacent PLL
3. [H]CLKxP (single-ended or voltage-referenced)
4. [H]CLKxP/[H]CLKxN
pair
(differential
modes
like
LVPECL or LVDS)
Feedback Clock
The feedback clock can be driven by (Figure 2-51 on page
1. Global routed clocks (CLKE/F/G/H) or user-created
clock network
2. External [H]CLKxP/N I/O pad(s) from the adjacent PLL
cell
3. An internal signal from the PLL block
PLLSEL
Input
No
ROOTSEL & PLLSEL are used to select the source of the global
clock network
ROOTSEL
Input
No
Lock
Output
Yes
High value indicates PLL has locked
CLK1
Output
Yes
PLL clock output
CLK2
Output
Yes
PLL clock output
Note: If the input RefClk is taken outside its operating range, the outputs Lock, CLK1 and CLK2 are indeterminate.
Note: Not all signals are available to the user.
Figure 2-49 PLL Logical Interface
Table 2-79 PLL Interface Signals (Continued)
Signal Name
Type
User Accessible
Allowable Values
Function
RefCLK
FB
CLK1
CLK2
REFSEL
ROOTSEL
FBMuxSEL
[H]CLKINT
[H]CLKxP
[H]CLKxN
I/O
Core net
CLK net
FBINT
0
1
2
3
CLKINT
CLK1 (PLLn-1)
[H]CLK
To PLLn+1
PLLSEL
OUTSEL
CLK Out
(Routed net out pin)
PLL
Figure 2-50 Reference Clock Connections
Non-clock
Pins
P
N
INBUF
PLL
RefCLK
PLL
RefCLK
PLL
CLK1
Regular, LVPECL, or LVDS IOPAD
Any macro from the core, except HCLK nets
For cascading
Logic
相關PDF資料 |
PDF描述 |
|---|---|
| AX250-2FG256I | FPGA, 2816 CLBS, 154000 GATES, 870 MHz, PBGA256 |
| AX250-2FG256 | FPGA, 2816 CLBS, 154000 GATES, 870 MHz, PBGA256 |
| AX250-2FG484I | FPGA, 2816 CLBS, 154000 GATES, 870 MHz, PBGA484 |
| AX250-2FG484 | FPGA, 2816 CLBS, 154000 GATES, 870 MHz, PBGA484 |
| AX250-2PQ208I | FPGA, 2816 CLBS, 154000 GATES, 870 MHz, PQFP208 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AX250-1PQ208I | 功能描述:IC FPGA AXCELERATOR 250K 208QFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Axcelerator 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27） |
| AX250-1PQ208M | 制造商:Microsemi Corporation 功能描述:FPGA AXCELERATOR 154K GATES 2816 CELLS 763MHZ 0.15UM 1.5V 20 - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 115 I/O 208PQFP |
| AX250-1PQ896 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX250-1PQ896B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX250-1PQ896I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。