- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362558 > AXDA2700DUV3D Microprocessor PDF資料下載
參數(shù)資料
| 型號： | AXDA2700DUV3D |
| 元件分類： | 微處理器 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 85/104頁 |
| 文件大?。?/td> | 1769K |
| 代理商： | AXDA2700DUV3D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
Chapter 11
Pin Descriptions
73
25175E—November 2002
AMD Athlon XP Processor Model 8 Data Sheet
Preliminary Information
FID[3:0] Pins
FID[3] (Y3), FID[2] (Y1), FID[1] (W3), and FID[0] (W1) are the
4-bit processor clock-to-SYSCLK ratio.
Table 25 describes the encodings of the clock multipliers on
FID[3:0].
The FID[3:0] signals are open-drain processor outputs that are
pulled High on the motherboard and sampled by the chipset to
determine the SIP (Serialization Initialization Packet) that is
sent to the processor. The FID[3:0] signals are valid after
PWROK is asserted. The FID[3:0]signals must not be sampled
until they become valid. See the
AMD Athlon System Bus
Specification
, order# 21902 for more information about
Serialization Initialization Packets and SIP protocol.
The processor FID[3:0] outputs are open-drain and 2.5 V
tolerant. To prevent damage to the processor, if these signals
are pulled High to above 2.5 V, they must be electrically
isolated from the processor. For information about the FID[3:0]
Table 25. FID[3:0] Clock Multiplier Encodings
FID[3:0]
2
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Processor Clock to SYSCLK Frequency Ratio
11
11.5
12
≥
12.5
1
5
5.5
6
6.5
7
7.5
8
8.5
9
9.5
10
10.5
Notes:
1. All ratios greater than or equal to 12.5x have the same FID[3:0] code of 0011b, which causes
the SIP configuration for all ratios of 12.5x or greater to be the same.
2. BIOS initializes the CLK_Ctl MSR during the POST routine. This CLK_Ctl setting is used with all
FID combinations and selects a Halt disconnect divisor and a Stop Grant disconnect divisor.
For more information, refer to the
AMD Athlon and AMD Duron Processors BIOS,
Software, and Debug Developers Guide
, order# 21656.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AXL-0245 | Delay Line |
| AXL-0280 | Delay Line |
| AXL-0315 | Delay Line |
| AXL-0350 | Delay Line |
| AXL-0007 | Delay Line |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AXDA2800DKV4D | 制造商:Advanced Micro Devices 功能描述:MPU AMD Athlon XP 64-Bit 0.13um 2.083GHz 453-Pin OPGA |
| AXDBG-2-GEVK | 功能描述:AX8052F1 - Debugger 制造商:on semiconductor 系列:- 零件狀態(tài):有效 類型:調(diào)試程序 配套使用產(chǎn)品/相關(guān)產(chǎn)品:AX8052F1 內(nèi)容:板 標(biāo)準(zhǔn)包裝:1 |
| AXE | 制造商:Velleman Inc 功能描述: |
| AXE.25A | 制造商:Distributed By MCM 功能描述:AGX 1'' x 1/4'' |
| AXE10 | 制造商:AXTAL 制造商全稱:AXTAL 功能描述:SMD PXO (Clock) in CO 26 package |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。