- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170345 > CY38050V484-125BBC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 10 ns, PBGA484 PDF資料下載
參數(shù)資料
| 型號(hào)： | CY38050V484-125BBC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, 10 ns, PBGA484 |
| 封裝： | 1 MM PITCH, FBGA-484 |
| 文件頁數(shù)： | 10/45頁 |
| 文件大?。?/td> | 720K |
| 代理商： | CY38050V484-125BBC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁
Quantum38K ISR
CPLD Family
Document #: 38-03043 Rev. *G
Page 18 of 45
Input and Output Standard Timing Delay
Adjustments
All the timing specifications in this data sheet are specified
based on LVCMOS-compliant inputs and outputs (fast slew
rates[10]). Apply the following adjustments if the inputs and
outputs are configured to operate at the following standards.
Input/Output
Standard
Output Delay Adjustments
Input Delay Adjustments
Fast Slew Rate
Slow Slew Rate
(additional delay to fast slew rate)
tIOD
tEA
tER
tIODSLOW
tEASLOW
tERSlow
tIOIN
tCKIN
tIOREGPIN
LVTTL – 2 mA
2.75
0
2.6
2.0
0
LVTTL – 4 mA
1.8
0
2.5
2.0
0
LVTTL – 6 mA
1.8
0
2.5
2.0
0
LVTTL – 8 mA
1.2
0
2.4
2.0
0
LVTTL – 12 mA
0.6
0
2.3
2.0
0
LVTTL – 16 mA
0.16
0
2.0
0
LVTTL – 24 mA
0.0
0
1.6
2.0
0
LVCMOS
0.00
02.0
2.0
0
LVCMOS3
0.14
0.05
0
2.0
0.1
0.2
LVCMOS2
0.41
0.1
0
2.0
0.2
0.4
LVCMOS18
1.6
0.7
0.1
2.1
2.0
0.5
0.4
0.3
3.3V PCI
–0.14
0
2.0
0
Channel Memory Timing Parameter Values
Parameter
125
83
Unit
Min.
Max.
Min.
Max.
Dual-Port Asynchronous Mode Parameters
tCHMAA
17
20
ns
tCHMPWE
10
12
ns
tCHMSA
3.2
4.0
ns
tCHMHA
1.8
2.0
ns
tCHMSD
10
12
ns
tCHMHD
0.9
1.0
ns
tCHMBA
14.0
16.0
ns
Dual-Port Synchronous Mode Parameters
tCHMCYC1
15
20
ns
tCHMCYC2
7.4
10.6
ns
tCHMS
5.0
6.0
ns
tCHMH
0.0
ns
tCHMDV1
17
20
ns
tCHMDV2
10
15
ns
tCHMBDV
14.0
16.0
ns
tCHMMACS1
14.0
16.0
ns
tCHMMACS2
8.0
10
ns
tMACCHMS1
7.6
9.0
ns
tMACCHMS2
10.0
13.0
ns
Internal Parameters
tCHMCHAA
10.0
13.0
ns
Note:
10. For “slow slew rate” output delay adjustments, refer to Warp software’s static timing analyzer results.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY38050V484-125BBI | LOADABLE PLD, 10 ns, PBGA484 |
| CY39030Z144-222BBC | LOADABLE PLD, 7 ns, PBGA144 |
| CY39030Z144-83BBC | LOADABLE PLD, 15 ns, PBGA144 |
| CY39030Z144-83BBI | LOADABLE PLD, 15 ns, PBGA144 |
| CY39030Z208-222NC | LOADABLE PLD, 7 ns, PQFP208 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY38100V208-125NTI | 制造商:Cypress Semiconductor 功能描述:CPLD QUANTUM38K 144K GATES 1536 MCRCLLS IND 0.18UM 2.5V/3.3V - Bulk |
| CY3858-000 | 制造商:TE Connectivity 功能描述:2524F0524-1L/9-9-L016 - Cable Rools/Shrink Tubing |
| CY39 | 制造商:PLETRONICS 制造商全稱:Pletronics, Inc. 功能描述:Crystals |
| CY3900I | 功能描述:開發(fā)軟件 ISR Programming Kit RoHS:否 制造商:Atollic Inc. 產(chǎn)品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| CY3900I_05 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Delta39K⑩⁄Ultra37000⑩ ISR⑩ Programming Kits |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。