基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計
自適應(yīng)算術(shù)編碼的FPGA實現(xiàn)
基于高速串行BCD碼除法的數(shù)字頻率計的設(shè)計
數(shù)字頻率合成器的FPGA實現(xiàn)
用CPLD實現(xiàn)DSP與PLX9054之間的連接
一種新型的電子點菜系統(tǒng)
基于Rocket I/O模塊的高速工I/O設(shè)計
數(shù)字懸浮控制系統(tǒng)中的降噪方法及實現(xiàn)
低壓CPLD EPM7512A的混合電壓系統(tǒng)設(shè)計
使用PLD內(nèi)部鎖相環(huán)解決系統(tǒng)設(shè)計難題
用PROTEL DXP電路板設(shè)計的一般原則
NIOS軟核處理器的Linux引導(dǎo)程序U-boot設(shè)計
種新型快速線路板制作方法介紹
可編程邏輯器件APEX20K的原理及應(yīng)用
CPLD器件的在系統(tǒng)動態(tài)配置
為時鐘源編程的計算機并行端口
數(shù)值計算中Bcd碼校驗電路的分析與設(shè)計
一種可編程的全數(shù)字鎖相環(huán)路的實現(xiàn)
可復(fù)用SPI模塊IP核的設(shè)計與驗證
采用FPGA實現(xiàn)脈動陣列
一種基于FPGA實現(xiàn)的全數(shù)字鎖相環(huán)
基于新型FPGA實現(xiàn)高速數(shù)字下變頻
一種基于插值算法符號同步的硬件設(shè)計
基于FPGA的數(shù)字復(fù)接系統(tǒng)幀同步器設(shè)計與實現(xiàn)
基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)
HDLC控制協(xié)議的FPGA設(shè)計與實現(xiàn)
DS-SS接收機全數(shù)字AGC的FPGA實現(xiàn)
基于FPGA的并行可變長解碼器的實現(xiàn)
JTAG口及其對Flash的在線編程
用CPLD實現(xiàn)嵌入式平臺上的實時圖像增強
精確綜合：下一代FPGA綜合平臺
MC33289在汽車防抱死制動系統(tǒng)中的應(yīng)用
Philips 超低功耗 CMOS 邏輯系列
Altera推出世界上最大的FPGA
Actel FPGA 啟動工具套裝
Cadence 使用參考手冊(微電子學(xué)研究所設(shè)計室)
Altera提前發(fā)低成本Cyclone II FPGA
Altera HardCopy II ASIC方案
MEMEC Spartan-3E LC 開發(fā)工具套件
Quick Logic低功耗Eclipse II FPGA器件
Xilinx集成PowerPC的Virtex-4 FX系列
科匯提供 Virtex-4 開發(fā)工具套件
Memec FPGA Linux Starter工具套件
Actel 全新ARINC 429 IP內(nèi)核
Xilinx頻率提高25%的Mirroblaze軟處理器
Actel推出COREPCIF擴展通用PCI產(chǎn)品系列
Altera提供速度等級更快的高密度FPGA
Altera 容量最大的低成本FPGA
Actel 平面柵格陣列(LGA)封裝選項
Actel Libero集成設(shè)計環(huán)境IDE6.2
買賣網(wǎng)電子技術(shù)資料、開發(fā)技術(shù)
由北京輝創(chuàng)互動信息技術(shù)有限公司獨家運營
粵ICP備14064281號 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086