可編程模擬器件原理與開(kāi)發(fā)
基于FPGA的快速并行FFT及其在空間太陽(yáng)望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)...
M序列偽隨機(jī)碼在測(cè)距回答概率控制中的應(yīng)用
一種基于FPGA的誤碼性能測(cè)試方案
基于FPGA的高速高精度頻率測(cè)量的研究
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)
CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用
固定幾何結(jié)構(gòu)的FFT算法及其FPGA實(shí)現(xiàn)
在PLD開(kāi)發(fā)中提高VHDL的綜合質(zhì)量
基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)
用CPLD控制曼徹斯特編解碼器
用FPGA實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離的高精度傳輸
用CPLD實(shí)現(xiàn)單片機(jī)讀寫(xiě)模塊
硬件描述語(yǔ)言HDL的現(xiàn)狀與發(fā)展
3-DES算法的FPGA高速實(shí)現(xiàn)
VHDL中Loop動(dòng)態(tài)條件的可綜合轉(zhuǎn)化
在系統(tǒng)可編程模擬器件ispPAC10及其應(yīng)用
Xilinx Foundation F3.1的結(jié)構(gòu)及設(shè)計(jì)流程
基于FPGA的直接數(shù)字頻率合成技術(shù)設(shè)計(jì)
PicoBlaze處理器IP Core的原理與應(yīng)用
基于TRAC器件的鎖相環(huán)設(shè)計(jì)研究
一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究
基于生物學(xué)的電子電路設(shè)計(jì)
可編程控制器在船舶減搖鰭隨動(dòng)系統(tǒng)中的應(yīng)用
電子產(chǎn)品設(shè)計(jì)階段的成本控制
一種用CPLD實(shí)現(xiàn)視頻信號(hào)運(yùn)動(dòng)檢測(cè)的方法
基于數(shù)字移相的高精度脈寬測(cè)量系統(tǒng)及其FPGA實(shí)現(xiàn)
智能延遲觸發(fā)產(chǎn)生器的設(shè)計(jì)
基于FPGA的規(guī)則(3，6)LDPC碼譯碼器
基于FPGA的QPSK高速數(shù)字調(diào)制系統(tǒng)的研究與實(shí)現(xiàn)
基于CPLD的異步串行收發(fā)器設(shè)計(jì)
基于FPGA/CPLD設(shè)計(jì)與實(shí)現(xiàn)UART
高速電路的信號(hào)完整性分析
生物芯片掃描儀硬件電路設(shè)計(jì)
FFT實(shí)時(shí)譜分析系統(tǒng)的FPGA設(shè)計(jì)和實(shí)現(xiàn)
基于FPGA的IPV6數(shù)字包的拆裝實(shí)現(xiàn)
同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA實(shí)現(xiàn)
在Matlab中實(shí)現(xiàn)FPGA硬件設(shè)計(jì)
FPGA器件的在線配置方法
數(shù)字簽名算法SHA-1的FPGA高速實(shí)現(xiàn)
基于FPGA的新型諧波分析儀設(shè)計(jì)
基于Verilog HDL設(shè)計(jì)的自動(dòng)數(shù)據(jù)采集系統(tǒng)
基于GAL器件的步進(jìn)電機(jī)控制器的研究與設(shè)計(jì)
基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究
基于分布式算法和FPGA實(shí)現(xiàn)基帶信號(hào)成形的研究
基于RISC技術(shù)的8位微控制器設(shè)計(jì)
CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
CPLD在發(fā)射機(jī)控制保護(hù)系統(tǒng)中的應(yīng)用
Stratix II FPGA：成功的90nm開(kāi)發(fā)和推出案例研究
基于邊界掃描的EPM9320LC84電路板故障診斷
買(mǎi)賣(mài)網(wǎng)電子技術(shù)資料、開(kāi)發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào) 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086