Cypress 推出PRoC開發(fā)套件
ST 支持JTAG調(diào)試和指令跟蹤的開發(fā)工具
片上系統(tǒng)設(shè)計(jì)與EDA
Atmel BCDMOS 自動(dòng)防故障系統(tǒng)
針對(duì)FPGA實(shí)現(xiàn)安全的系統(tǒng)內(nèi)編程功能
Fairchild小尺寸互補(bǔ)對(duì)稱MOSFET
安森美推出自保護(hù)電子保險(xiǎn)絲
使用FPGA測(cè)試的一些有效方法
基于CPLD的任意波形發(fā)生器
PLC的英文全稱是什么
格雷碼轉(zhuǎn)自然碼的VHDL實(shí)現(xiàn)
采用基于C語言的設(shè)計(jì)流優(yōu)化語音識(shí)別芯片結(jié)構(gòu)設(shè)計(jì)
PLC與FIELD BUS
Verilog討論組精彩內(nèi)容摘錄(一)
HDL與PLD/FPGA參考書籍
Verilog 的文本編輯器
實(shí)時(shí)自動(dòng)測(cè)試模式生成工具在SoC設(shè)計(jì)中的應(yīng)用
Verilog HDL值集合
Verilog HDL整型數(shù)
Verilog HDL中的實(shí)數(shù)形式
Verilog HDL字符串表示
Verilog HDL線網(wǎng)類型
Verilog HDL的wire和tri線網(wǎng)
Verilog HDL中wor和trior線網(wǎng)
Verilog HDL中未說明的線網(wǎng)
Verilog HDL中向量和標(biāo)量線網(wǎng)
Verilog HDL寄存器類型表示
Verilog HDL簡(jiǎn)介
HDL模塊指南
Verilog HDL的時(shí)延
Verilog HDL數(shù)據(jù)流描述方式
Verilog HDL行為描述方式
Verilog HDL結(jié)構(gòu)化描述形式
Verilog HDL混合設(shè)計(jì)描述方式
Verilog HDL設(shè)計(jì)模擬
Verilog HDL中的標(biāo)識(shí)符
Verilog HDL中的注釋
Verilog HDL系統(tǒng)任務(wù)和函數(shù)
Verilog HDL編譯指令
Verilog HDL的real和realtime類型
Verilog HDL參數(shù)描述及舉例
Verilog HDL操作符集
Verilog HDL算術(shù)操作結(jié)果的長(zhǎng)度
Verilog HDL關(guān)系操作符
Verilog HDL相等關(guān)系操作符
Verilog HDL邏輯操作符
Verilog HDL移位操作符
Verilog HDL表達(dá)式種類
Verilog HDL中的內(nèi)置基本門
Verilog HDL的三態(tài)門
買賣網(wǎng)電子技術(shù)資料、開發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào) 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086