- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄376803 > DM9331 Layout Guide PDF資料下載
參數(shù)資料
| 型號(hào)： | DM9331 |
| 英文描述： | Layout Guide |
| 中文描述： | 布局指南 |
| 文件頁(yè)數(shù)： | 6/43頁(yè) |
| 文件大小： | 509K |
| 代理商： | DM9331 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)
DM9331
100 Mbps Twisted Pair/Fiber Ethernet Media Converter Chip
6
Preliminary
Version: DM9331-DS-P02
September 21, 2001
Pin Description
I : Input, O : Output, LI : Latch input when power-up/reset, Z : Tri-State output, U : Pull-up
D : Pull-down
Media converter interface, 18 pins
Pin No.
14
Pin Name
TPFAULT
I/O
O
Description
Twisted Pair Fault
0 = Twisted pair link fault.
1 = Twisted pair normal work.
Link Fault Propagation
0 = Link fault propagation is active.
Link Fault Propagation Enable
0 = Link fault propagation disable.
1 = Link fault propagation enable
17
LNKFAULT#
I
18
LNKFAULTEN
I
20,19
TXD[0:1]
I
Transmit Data
2-bit data inputs (synchronous to the 50MHz OSCIN).
Transmit Enable
Active high indicates the presence of valid data on the TXD[0:1] for
100Mbps mode
Transmit Clock
25MHz transmit clock.
Management Data Clock
Synchronous clock for the MDIO management data. This clock is
provided by management entity, and it is up to 2.5MHz
Management Data I/O
Bi-directional management data that may be provided by the station
management entity or the PHY.
Fiber Fault
0 = Fiber link fault; Fiber receive far end fault package or fiber
disconnect.
1 = Fiber normal work.
TPSET1 (reset latch input)
0 = Fiber mode; default pull low.
1 = Twisted pair mode; need 4.7k
resistor to pull high.
Twisted Pair set (reset latch input)
0 = Fiber mode; default pull low.
1 = Twisted pair mode; need 4.7k
resistor to pull high.
Receive Data Output
2-bit data outputs (synchronous to the 50MHz OSCIN )
21
TXEN
I
22
TXCLK
O
24
MDC
I
25
MDIO
I/O
26
FXFAULT/
TPSET1
O,Z
,LI
(D)
27
TPSET0
Z,LI
(D)
29,28
RXD[0:1]
O,Z
,LI
(D)
O, Z Status Interrupt Output:
Asserted low whenever there is a status change (link, speed, duplex).
The MDINTR# pin has a high impedance output, a 2.2K
Ω
pull-high
resistor is needed.
32
MDINTR#
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DM9331A | |
| DM9338 | |
| DM9334 | 8-Bit Addressable Latch |
| DM9334N | 8-Bit Addressable Latch |
| DM9348 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DM9331A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| DM9331AE | 制造商:DAVICOM 制造商全稱:DAVICOM 功能描述:100 Mbps Twisted Pair/Fiber Ethernet Media Converter Chip |
| DM9332 | 制造商:DAVICOM 制造商全稱:DAVICOM 功能描述:10/100Mbps Ethernet Fiber/Twisted Pair Single Chip Media Converter |
| DM9332EP | 制造商:DAVICOM 制造商全稱:DAVICOM 功能描述:10/100Mbps Ethernet Fiber/Twisted Pair Single Chip Media Converter |
| DM9334 | 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:8-Bit Addressable Latch |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。