- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376804 > DMA2286 (MICRONAS SEMICONDUCTOR HOLDING AG) DMA 2275, DMA 2286 C/D/D2-MAC Descrambler PDF資料下載
參數(shù)資料
| 型號(hào)： | DMA2286 |
| 廠商： | MICRONAS SEMICONDUCTOR HOLDING AG |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | DMA 2275, DMA 2286 C/D/D2-MAC Descrambler |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PQCC68 |
| 封裝： | PLASTIC, LCC-68 |
| 文件頁(yè)數(shù)： | 14/48頁(yè) |
| 文件大?。?/td> | 217K |
| 代理商： | DMA2286 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)
DMA 2275, DMA 2286
14
Table 8–1:
Data transfer between CCU and DMA 2275/2286
Addr.
No.
Bit
No.
Direct.
MSB
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
LSB
5
6
7
8
9
10
203
194
195
196
197
198
204
205
206
208
209
210
W
W
W
R/W
R
W
W
W
W
W
W
W
W
W
R
R
R
R
0
0
0
0
0
EXA
Extension Address
0
0
0
0
0
WRA
Write Address
0
0
0
0
0
RDA
Read Address
this is an 8 bit register
this is an 8 bit register
0
DAT
Data
0
0
0
0
0
EXD
Extension Data
BUS
Busy
RRQ
RRead
WRQ
RWrite
0
TT15
0
TT14
0
TT13
0
TT12
0
TT11
0
TT10
0
TT9
0
TT8
0
TT7
0
TT6
0
TT5
0
TT4
0
TT3
0
TT2
0
TT1
0
TT0
S
C1M
Channel Mode
HQ
C2M
Channel Mode
HQ
C3M
Channel Mode
HQ
C4M
Channel Mode
HQ
AUM
Auto
H
L
0
C1U
Mode
0
C1E
Enable
0
C1A
Channel Packet Address
S
H
L
0
C2U
Mode
0
C2E
Enable
0
C2A
Channel Packet Address
S
H
L
0
C3U
Mode
1
C3E
Enable
82
C4A
C3A
Channel Packet Address
S
H
CD
Chip
L
0
C4U
Mode
0
C4E
Enable
0
Channel Packet Address
106
SFS
Subframe Select
1
DRS
Rate
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
CS
Chip
0
DSB
S Bus
0
P0C
P0
0
P0R
P0
0
DGT
Data Group Type
12
SBE
S Bus Enable
0
TT15
0
TT14
0
TT13
0
TT12
0
TT11
0
TT10
0
TT9
0
TT8
0
TT7
0
TT6
0
TT5
0
TT4
0
TT3
0
TT2
0
TT1
0
TT0
0
C3S
Status
0
C4S
0
P0S
0
C2S
0
C1S
0
0
0
BER
Bit Error Rate
S
C4L
Coding Law CH4
HQ
H
L
S
C3L
Coding Law CH3
HQ
H
L
S
C2L
Coding Law CH2
HQ
H
L
S
C1L
Coding Law CH1
HQ
H
L
PSH
Packet 0 Syndrom High Byte
PSL
Packet 0 Syndrom Low Byte
PDH
Packet 0 Data High Byte
PDL
Packet 0 Data Low Byte
Bit must be set to zero for write registers (W) and are
don’t care for read registers (R)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DMB01CM24 | Timers Multifunction |
| DMB01DM24 | LIN fail-safe system basis chip; Package: SOT549-1 (HTSSOP32); Container: Reel Dry Pack, SMD, 13" |
| DMBT9018 | TECHNICAL SPECIFICATIONS OF NPN EPITAXIAL PLANAR TRANSISTOR |
| DMC-50097H | LCD Module Specification |
| DMC-50149 | LCD Module |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DMA230A20A | 制造商:M.E.C. TIMERS 功能描述: |
| DMA24 | 制造商:MICROSEMI 制造商全稱:Microsemi Corporation 功能描述:IGBTVSTM AC LINE TRANSIENT VOLTAGE SUPPRESSOR |
| DMA24A10 | 制造商:M.E.C. TIMERS 功能描述: |
| DMA-250MA | 制造商:Cooper Bussmann 功能描述: |
| DMA260J | 制造商:Endicott Research Group Inc (ERG) 功能描述:12V IVRTR 450-600V, 6 I (MA) 1500, JST SM02(8.0)B-BHS-1 (X2) - Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。