參數(shù)資料
型號: DS26522GN+
廠商: Maxim Integrated Products
文件頁數(shù): 146/258頁
文件大?。?/td> 0K
描述: IC TXRX T1/E1/J1 DUAL 144CSBGA
產品培訓模塊: Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
標準包裝: 160
類型: 收發(fā)器
驅動器/接收器數(shù): 2/2
規(guī)程: RS232
電源電壓: 3.14 V ~ 3.47 V
安裝類型: 表面貼裝
封裝/外殼: 144-BGA,CSPBGA
供應商設備封裝: 144-TECSBGA(13x13)
包裝: 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁當前第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁
DS26522 Dual T1/E1/J1 Transceiver
23 of 258
NAME
PIN
TYPE
FUNCTION
D[2]/
SPI_SCLK
M2
I
Data [2]/SPI Serial Interface Clock
D[2]: Bit 2 of the 8-bit data bus used to input data during register writes, and data
outputs during register reads. Not driven when both
CSB1 and CSB2 = 1.
SPI_SCLK:
SPI serial clock input when SPI_SEL = 1.
D[1]/
SPI_MOSI
L3
I
Data [1]/SPI Serial Interface Data Master-Out/Slave-In
D[1]: Bit 1 of the 8-bit data bus used to input data during register writes, and data
outputs during register reads. Not driven when both
CSB1 and CSB2 = 1.
SPI_MOSI:
SPI serial data input (master-out/slave-in) when SPI_SEL = 1.
D[0]/
SPI_MISO
M3
I
Data [0]/SPI Serial Interface Data Master-In/Slave-Out
D[0]: Bit 0 of the 8-bit data bus used to input data during register writes, and data
outputs during register reads. Not driven when both
CSB1 and CSB2 = 1.
SPI_MISO:
SPI serial data output (master-in/slave-out) when SPI_SEL = 1.
CSB1
L4
CSB2
M4
I
Chip-Select Bar.
This active-low signal is used to qualify register read/write
accesses. The
RDB/DSB and WRB signals are qualified with CSB1 and CSB2.
CSB1 and CSB2 must not be active at the same time. If CSB1 is active, channel
one is accessed for reading or writing. If
CSB2 is active, channel two is accessed.
RDB/
DSB
H3
I
Read-Data Bar/Data-Strobe Bar.
This active-low signal along with
CSB qualifies
read access to one of the DS26522 registers. The DS26522 drives the data bus
with the contents of the addressed register while
RDB is low and CSB1 or CSB2 is
low.
WRB/
RWB
J3
I
Write-Read Bar/Read-Write Bar.
This active-low signal along with
CSBn qualifies
write access to one of the DS26522 registers. Data at D[7:0] is written into the
addressed register at the rising edge of
WRB while CSB1 or CSB2 is low.
SPI_SEL
D7
I
SPI Serial Bus Mode Select
SPI: 0 = Parallel Bus Mode, 1 = SPI Serial Bus Mode
INTB
K4
U
Interrupt Bar.
This active-low, open-drain output is asserted when an unmasked
interrupt event is detected.
INTB will be deasserted when all interrupts have been
acknowledged and serviced. Extensive mask bits are provided at the global level,
framer, LIU, and BERT level.
BTS
E5
I
Bus Type Select.
Set high to select Motorola bus timing, low to select Intel bus
timing. This pin controls the function of the
RDB/DSB and WRB pins.
SYSTEM INTERFACE
MCLK
M9
I
Master Clock.
This is an independent free-running clock whose input can be a
multiple of 2.048MHz ±50ppm or 1.544MHz ±50ppm. The clock selection is
available by bits MPS0 and MPS1 and FREQSEL. Multiple of 2.048MHz can be
internally adapted to 1.544MHz. Multiple of 1.544MHz can be adapted to
2.048MHz. Note that TCLK must be 2.048MHz for E1 and 1.544MHz for T1/J1
operation. See Table 9-12.
RESETB
K3
I
Reset Bar.
Active-low reset. This input forces the complete DS26522 reset. This
includes reset of the registers, framers, and LIUs.
REFCLKIO1
K8
REFCLKIO2
L10
I/O
Reference Clock Input/Output
Input: A 2.048MHz or 1.544MHz clock input. This clock can be used to generate
the backplane clock. This allows for the users to synchronize the system
backplane with the reference clock. The other options for the backplane clock
reference are LIU-received clocks or MCLK.
Output:
This signal can also be used to output a 1.544MHz or 2.048MHz reference
clock. This allows for multiple DS26522s to share the same reference for
generation of the backplane clock. Hence, in a system consisting of multiple
DS26522s, one can be a master and others a slave using the same reference
clock.
相關PDF資料
PDF描述
DS26524GNA5+ IC TXRX T1/E1/J1 QUAD 256-CSBGA
DS26528GNA5+ IC TXRX T1/E1/J1 OCT 256-CSBGA
DS26900LN+ IC JTAG MUX/SWITCH 144-LQFP
DS275E/T&R IC TXRX LINE-PWR RS232 14-TSSOP
DS276S IC TXRX LOW POWER RS-232 8-SOIC
相關代理商/技術參數(shù)
參數(shù)描述
DS26522GN+ 功能描述:網絡控制器與處理器 IC 2-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS26524 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Quad T1/E1/J1 Transceiver
DS26524_07 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Quad T1/E1/J1 Transceiver
DS26524DK 功能描述:網絡開發(fā)工具 DS26524 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 產品:Development Kits 類型:Ethernet to Wi-Fi Bridges 工具用于評估:RCM6600W 數(shù)據(jù)速率:20 Mbps, 40 Mbps 接口類型:802.11 b/g, Ethernet 工作電源電壓:3.3 V
DS26524G 功能描述:網絡控制器與處理器 IC 4-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray