- 您現(xiàn)在的位置：買賣IC網 > PDF目錄1916 > DS3254N+ (Maxim Integrated Products)IC LIU DS3/E3/STS-1 144-CSBGA PDF資料下載
參數資料
| 型號： | DS3254N+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數： | 44/71頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC LIU DS3/E3/STS-1 144-CSBGA |
| 產品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 160 |
| 類型： | 線路接口裝置（LIU） |
| 驅動器/接收器數： | 4/4 |
| 規(guī)程： | IEEE 1149.1 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-BGA，CSPBGA |
| 供應商設備封裝： | 144-TECSBGA（13x13） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁
DS3251/DS3252/DS3253/DS3254
49 of 71
Table 17-H. Parallel CPU Interface Timing
PARAMETER
SYMBOL
MIN
TYP
MAX
UNITS
Setup Time for A[5:0] Valid to
CS Active (Notes 1, 2)
t1
0
ns
Setup Time for
CS Active to RD, WR, or DS Active
t2
0
ns
Delay Time from
RD or DS Active to D[7:0] Valid
t3
65
ns
Hold Time from
RD or WR or DS Inactive to CS Inactive
t4
0
ns
Delay from
CS or RD or DS Inactive to D[7:0] Invalid or Tri-
State (Note 3)
t5
2
20
ns
Wait Time from
WR or DS Active to Latch D[7:0]
t6
65
ns
D[7:0] Setup Time to
WR or DS Inactive
t7
10
ns
D[7:0] Hold Time from
WR or DS Inactive
t8
2
ns
A[5:0] Hold Time from
WR or RD or DS Inactive
t9
5
ns
RD, WR, or DS Inactive Time
t10
75
ns
Muxed Address Valid to ALE Falling (Note 4)
t11
10
ns
Muxed Address Hold Time (Note 4)
t12
10
ns
ALE Pulse Width (Note 4)
t13
30
ns
Setup Time for ALE High or Muxed Address Valid to
CS
Active (Note 4)
t14
0
ns
Note 1:
D[7:0] loaded with 50pF when tested as outputs.
Note 2:
If a gapped clock is applied on TCLK and local loopback is enabled, read cycle time must be extended by the length of the largest
TCLK gap.
Note 3:
Not tested during production test.
Note 4:
In nonmultiplexed bus applications (Figure 17-3), ALE should be wired high. In multiplexed bus applications (Figure 17-4), A[5:0]
should be wired to D[5:0] and the falling edge of ALE latches the address.
相關PDF資料 |
PDF描述 |
|---|---|
| DS33M33N+ | IC MAPPER ETHERNET 256CSBGA |
| DS33R11+CJ2 | IC ETH TXRX T1/E1/J1 256-BGA |
| DS33R41+ | IC TXRX ETHERNET MAP 400-BGA |
| DS33W11DK+ | IC MAPPING ETHERNET 256-CSBGA |
| DS33Z11+UNUSED | IC ETHERNET MAPPER 169-CSBGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DS3254N# | 功能描述:網絡控制器與處理器 IC Quad DS3/E3/STS-1 Line Interface Unit RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3254N+ | 功能描述:網絡控制器與處理器 IC Quad DS3/E3/STS-1 Line Interface Unit RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3254NA3 | 制造商:Maxim Integrated Products 功能描述:QUAD ENH DS3/E3 LIU REV A3 IND - Rail/Tube |
| DS3256 | 功能描述:網絡控制器與處理器 IC X6 T3/E3 Line Interface Unit RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3256N | 功能描述:網絡控制器與處理器 IC X6 T3/E3 Line Interface Unit RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。