Rev: 063008 29 of 375 PACKAGE PINS NAME 256 1" />
參數(shù)資料
型號: DS33X162DK
廠商: Maxim Integrated Products
文件頁數(shù): 212/375頁
文件大?。?/td> 0K
描述: KIT DEMO FOR DS33X162+
產(chǎn)品培訓(xùn)模塊: Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
標(biāo)準(zhǔn)包裝: 1
主要目的: 接口,以太網(wǎng)
已用 IC / 零件: DS33X162+
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁當(dāng)前第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁
________________________________________________ DS33X162/X161/X82/X81/X42/X41/X11/W41/W11
Rev: 063008
29 of 375
PACKAGE PINS
NAME
256
144
TYPE
FUNCTION
RVSYNC
F4
I
Receive Voice Synchronization Input. Receive sync that indicates
frame boundaries present on RVDATA – referenced to RVCLK, frequency
of 8 kHz. This signal is only available on the DS33W41 and DS33W11.
RVDEN
G3
I
Receive Voice Data Enable: May be used in place of a gapped RVCLK.
If low, RVDATA is valid. If gapped RVCLK is used and this signal is not
used, tie this input low. This signal is only available on the DS33W41 and
DS33W11.
HARDWARE AND STATUS PINS
HIZ
H16
F10
I
High-Impedance Test Enable (Active Low). This signal puts all digital
output and bi-directional pins in the high impedance state when it is low
and
JTRST is low. For normal operation tie high. This is an asynchronous
input.
RST
E8
F2
I
Reset (Active Low). An active low signal on this pin resets the internal
registers and logic. While this pin is held low, the microprocessor interface
is kept in a high-impedance state. This pin should remain low until power
is stable and then set high for normal operation.
SYSTEM CLOCKS
SYSCLKI
E16
E12
I
System Clock In: 125MHz,
±100ppm System Clock input.
JTAG INTERFACE
JTRST
B1
G4
Ipu
JTAG Reset (Active Low).
JTRST is used to asynchronously reset the
test access port controller. After power-up, a rising edge on
JTRST will
reset the test port and cause the device I/O to enter the JTAG DEVICE ID
mode. Pulling
JTRST low restores normal device operation. JTRST is
pulled HIGH internally via a 10k
Ω resistor operation. If boundary scan is
not used, this pin should be held low.
JTCLK
A1
G3
Ipu
JTAG Clock. This signal is used to shift data into JTDI on the rising edge
and out of JTDO on the falling edge.
JTDO
E2
H2
Oz
JTAG Data Out. Test instructions and data are clocked out of this pin on
the falling edge of JTCLK. If not used, this pin should be left unconnected.
JTDI
D2
H3
Ipu
JTAG Data In. Test instructions and data are clocked into this pin on the
rising edge of JTCLK. This pin has a 10k
Ω pullup resistor.
JTMS
C1
G2
Ipu
JTAG Mode Select. This pin is sampled on the rising edge of JTCLK and
is used to place the test access port into the various defined IEEE 1149.1
states. This pin has a 10k
Ω pullup resistor.
POWER SUPPLIES
VDD3.3
E10,
E12,
E9, F7,
G5,
K5,
M8,
P4,
T14
F3,
F11,
H1,
H6,
H7,
K12,
M2,
M7
I
Connect to 3.3V Power Supply
VDD1.8
D11,
E3, E4,
F12,
G12,
H11,
H12,
M3,
R13
F1,
G6,
G7,
H12,
L1,
M5,
M11
I
Connect to 1.8V Power Supply
相關(guān)PDF資料
PDF描述
ECO-S2EB102DA CAP ALUM 1000UF 250V 20% SNAP
GCA32DRMD-S288 CONN EDGECARD 64POS .125 EXTEND
RBC10DCAI CONN EDGECARD 20POS R/A .100 SLD
ECO-S1EA333EA CAP ALUM 33000UF 25V 20% SNAP
DS33X11DK KIT DEMO FOR DS33X11+
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS33X41 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS33X41+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS33X42+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS33X42DK 功能描述:以太網(wǎng)開發(fā)工具 DS33X42 Dev Kit RoHS:否 制造商:Micrel 產(chǎn)品:Evaluation Boards 類型:Ethernet Transceivers 工具用于評估:KSZ8873RLL 接口類型:RMII 工作電源電壓:
DS33X81+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray