- 您現在的位置：買賣IC網 > PDF目錄17076 > EVAL-AD5422LFEBZ (Analog Devices Inc)BOARD EVAL FOR AD5422LFEBZ PDF資料下載
參數資料
| 型號： | EVAL-AD5422LFEBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 44/44頁 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR AD5422LFEBZ |
| 標準包裝： | 1 |
| 系列： | * |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁
Data Sheet
AD5412/AD5422
Rev. I | Page 9 of 44
TIMING CHARACTERISTICS
AVDD = 10.8 V to 26.4 V, AVSS = 26.4 V to 3 V/0 V, AVDD + |AVSS| < 52.8V, GND = 0 V, REFIN = +5 V external; DVCC = 2.7 V to 5.5 V.
VOUT: RLOAD = 1 k, CL = 200 pF, IOUT: RLOAD = 300 Ω; all specifications TMIN to TMAX, unless otherwise noted.
Table 4.
Parameter1, 2, 3
Limit at TMIN, TMAX
Unit
Description
WRITE MODE
t1
33
ns min
SCLK cycle time
t2
13
ns min
SCLK low time
t3
13
ns min
SCLK high time
t4
13
ns min
LATCH delay time
t5
40
ns min
LATCH high time
t5
5
s min
LATCH high time (after a write to the control register)
t6
5
ns min
Data setup time
t7
5
ns min
Data hold time
t8
40
ns min
LATCH low time
t9
20
ns min
CLEAR pulse width
t10
5
s max
CLEAR activation time
READBACK MODE
t11
90
ns min
SCLK cycle time
t12
40
ns min
SCLK low time
t13
40
ns min
SCLK high time
t14
13
ns min
LATCH delay time
t15
40
ns min
LATCH high time
t16
5
ns min
Data setup time
t17
5
ns min
Data hold time
t18
40
ns min
LATCH low time
t19
35
ns max
Serial output delay time (CL SDO4 = 15 pF)
t20
35
ns max
LATCH rising edge to SDO tristate (CL SDO4 = 15 pF)
DAISY-CHAIN MODE
t21
90
ns min
SCLK cycle time
t22
40
ns min
SCLK low time
t23
40
ns min
SCLK high time
t24
13
ns min
LATCH delay time
t25
40
ns min
LATCH high time
t26
5
ns min
Data setup time
t27
5
ns min
Data hold time
t28
40
ns min
LATCH low time
t29
35
ns max
Serial output delay time (CL SDO4 = 15 pF)
1
Guaranteed by characterization; not production tested.
2
All input signals are specified with tR = tF = 5 ns (10% to 90% of DVCC) and timed from a voltage level of 1.2 V.
3
4
CL SDO = capacitive load on SDO output.
相關PDF資料 |
PDF描述 |
|---|---|
| V375C2E50B2 | CONVERTER MOD DC/DC 2V 50W |
| VI-B0M-EY | CONVERTER MOD DC/DC 10V 50W |
| 0210390997 | CABLE JUMPER 1MM .152M 29POS |
| VI-B04-EY | CONVERTER MOD DC/DC 48V 50W |
| ESA10DTBH | CONN EDGECARD 20POS R/A .125 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EVAL-AD5424EB | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk 制造商:Rochester Electronics LLC 功能描述: |
| EVAL-AD5424EBZ | 功能描述:BOARD EVALUATION FOR AD5424 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 數模轉換器 (DAC) 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- DAC 的數量:4 位數:12 采樣率（每秒）:- 數據接口:串行，SPI? 設置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581 |
| EVAL-AD5425EB | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk |
| EVAL-AD5425EBZ | 功能描述:BOARD EVALUATION FOR AD5425 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 數模轉換器 (DAC) 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:1 系列:- DAC 的數量:4 位數:12 采樣率（每秒）:- 數據接口:串行，SPI? 設置時間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581 |
| EVAL-AD5426EB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD5426, 0BIT HIGH BANDWIDTH MULTIPLYING DACS W/ - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。