List of Figures
MC68HC908AT32
—
Rev. 2.0
General Release Specification
MOTOROLA
List of Figures
33
L
G
R
Figure
Title
Page
22-3
22-4
22-5
22-6
22-7
22-8
22-9
22-10
22-11
22-12
22-13
22-14
22-15
22-16
22-17
22-18
22-19
22-20
22-21
22-22
22-23
22-24
Port A I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .371
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . .373
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . .374
Port B I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .374
Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . .376
Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . .377
Port C I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .378
Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . .379
Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . .380
Port D I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .380
Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . .382
Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . .384
Port E I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .385
Port F Data Register (PTF) . . . . . . . . . . . . . . . . . . . . . . . .386
Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . .387
Port F I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .388
Port G Data Register (PTG) . . . . . . . . . . . . . . . . . . . . . . . .389
Data Direction Register G (DDRG) . . . . . . . . . . . . . . . . . .390
Port G I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .390
Port H Data Register (PTH) . . . . . . . . . . . . . . . . . . . . . . . .392
Data Direction Register H (DDRH). . . . . . . . . . . . . . . . . . .393
Port H I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .393
23-1
23-2
23-3
23-4
23-5
23-6
23-7
23-8
23-9
23-10
23-11
The CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .398
User Model for Message Buffer Organization . . . . . . . . . .402
Single 32-Bit Maskable Identifier Acceptance Filter. . . . . .405
Dual 16-Bit Maskable Acceptance Filters. . . . . . . . . . . . . .405
Quadruple 8-Bit Maskable Acceptance Filters . . . . . . . . . .406
Sleep Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . .410
Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .412
Segments within the Bit Time. . . . . . . . . . . . . . . . . . . . . . .414
MSCAN08 Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . .415
Message Buffer Organization. . . . . . . . . . . . . . . . . . . . . . .416
Receive/Transmit Message Buffer
Extended Identifier (IDRn). . . . . . . . . . . . . . . . . . . . . . .418
Standard Identifier Mapping . . . . . . . . . . . . . . . . . . . . . . . .419
23-12
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.