- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370740 > HY5DV651622T-G55 DDR Synchronous DRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DV651622T-G55 |
| 英文描述： | DDR Synchronous DRAM |
| 中文描述： | DDR同步DRAM |
| 文件頁數(shù)： | 24/27頁 |
| 文件大小： | 273K |
| 代理商： | HY5DV651622T-G55 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁
Rev. 0.3/May. 02
24
HY5DV281622AT
AC CHARACTERISTICS - I
(AC operating conditions unless otherwise noted)
Parameter
Symbol
43
5
Unit
Note
Min
Max
Min
Max
Row Cycle Time
t
RC
51.6
-
60
-
ns
Auto Refresh Row Cycle Time
t
RFC
64.5
-
75
-
ns
Row Active Time
t
RAS
34.4
120K
40
120K
ns
Row Address to Column Address Delay
t
RCD
4
-
4
-
CK
Row Active to Row Active Delay
t
RRD
2
-
2
-
CK
Column Address to Column Address Delay
t
CCD
1
-
1
-
CK
Row Precharge Time
t
RP
4
-
4
-
CK
Last Data-In to Precharge Delay Time
(Write Recovery Time : tWR)
t
DPL
2
-
2
-
CK
Last Data-In to Read Command
t
DRL
1
-
1
-
CK
Auto Precharge Write Recovery + Precharge Time
t
DAL
6
-
6
-
CK
System Clock Cycle Time
CL = 3.0
t
CK
4.3
8
5
8
ns
Clock High Level Width
t
CH
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
t
CL
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock edge Skew
t
AC
-0.4
1
-0.4
1
ns
DQS-Out edge to Clock edge Skew
t
DQSCK
-0.4
1
-0.4
1
ns
DQS-Out edge to Data-Out edge Skew
t
DQSQ
-
0.4
-
0.4
ns
Data-Out hold time from DQS
t
QH
t
HPmin
-t
QHS
-
t
HPmin
-t
QHS
-
ns
1, 6
Clock Half Period
t
HP
t
CH/L
min
-
t
CH/L
min
-
ns
1, 5
Data Hold Skew Factor
t
QHS
-
0.75
-
0.75
ns
6
Input Setup Time
t
IS
0.9
-
0.9
-
ns
2
Input Hold Time
t
IH
0.9
-
0.9
-
ns
2
Write DQS High Level Width
t
DQSH
0.4
0.6
0.4
0.6
CK
Write DQS Low Level Width
t
DQSL
0.4
0.6
0.4
0.6
CK
Clock to First Rising edge of DQS-In
t
DQSS
0.75
1.25
0.75
1.25
CK
Data-In Setup Time to DQS-In (DQ & DM)
t
DS
0.5
-
0.5
-
ns
3
Data-In Hold Time to DQS-In (DQ & DM)
t
DH
0.5
-
0.5
-
ns
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DV651622T-G6 | DDR Synchronous DRAM |
| HY5DV651622T-G7 | DDR Synchronous DRAM |
| HY5PS121623F | 32Mx16|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS121623LF | 32Mx16|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
| HY5PS12423F | 128Mx4|1.8V|8K|D43/D44/D54/D55|DDR II SDRAM - 512M |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DV651622T-G6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DDR Synchronous DRAM |
| HY5DV651622T-G7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DDR Synchronous DRAM |
| HY5DW113222FM | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
| HY5DW113222FM-2 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
| HY5DW113222FM-22 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512M(16Mx32) GDDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。