- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370802 > HYS64D16020GDL-8-A (INFINEON TECHNOLOGIES AG) Unbuffered DDR SDRAM SO Modules PDF資料下載
參數(shù)資料
| 型號(hào)： | HYS64D16020GDL-8-A |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | Unbuffered DDR SDRAM SO Modules |
| 中文描述： | 無緩沖DDR SDRAM的蘇模塊 |
| 文件頁數(shù)： | 16/22頁 |
| 文件大?。?/td> | 963K |
| 代理商： | HYS64D16020GDL-8-A |
HYS64D16020GD(L)-[7/8]-A
Unbuffered DDR SDRAM SO Modules
Electrical Characteristics
Data Sheet
16
Rev. 1.02, 2004-01
11042003-YIV7-VK6M
3.3
AC Characteristics
Table 10
Parameter
AC Timing - Absolute Specifications –8/–7
Symbol
–8
–7
Unit
Note/
Test Condition
1)
DDR200
Min
.
–
0.8
–
0.8
0.4
5
0.4
5
min. (
t
CL
,
t
CH
)
8
12
10
12
10
12
0.6
—
0.6
—
2.5
—
DDR266A
Min.
Max.
Max.
DQ output access time from CK/CK
t
AC
+0.8
–0.75
+0.75
ns
2)3)4)5)
DQS output access time from CK/CK
t
DQSCK
+0.8
–0.75
+0.75
ns
2)3)4)5)
CK high-level width
t
CH
0.55
0.45
0.55
t
CK
2)3)4)5)
CK low-level width
t
CL
0.55
0.45
0.55
t
CK
2)3)4)5)
Clock Half Period
Clock cycle time
t
HP
t
CK2.5
t
CK2
t
CK1.5
t
DH
t
DS
t
IPW
min. (
t
CL
,
t
CH
)
ns
ns
ns
ns
ns
ns
ns
2)3)4)5)
7
7.5
—
0.5
0.5
2.2
12
12
—
—
—
—
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
CL = 1.5
2)3)4)5)
2)3)4)5)
DQ and DM input hold time
DQ and DM input setup time
Control and Addr. input pulse width
(each input)
DQ and DM input pulse width (each
input)
Data-out high-impedance time from
CK/CK
Data-out low-impedance time from
CK/CK
Write command to 1
st
DQS latching
transition
DQS-DQ skew (DQS and associated
DQ signals)
Data hold skew factor
DQ/DQS output hold time
2)3)4)5)
2)3)4)5)6)
t
DIPW
2.0
—
1.75
—
ns
2)3)4)5)6)
t
HZ
–
0.8
–
0.8
0.7
5
—
+0.8
–0.75
+0.75
ns
2)3)4)5)7)
t
LZ
+0.8
–0.75
+0.75
ns
2)3)4)5)7)
t
DQSS
1.25
0.75
1.25
t
CK
2)3)4)5)
t
DQSQ
+0.6
—
+0.5
ns
2)3)4)5)
t
QHS
t
QH
—
t
HP
–
t
QHS
0.3
5
0.2
1.0
—
—
t
HP
–
t
QHS
0.75
—
ns
ns
2)3)4)5)
2)3)4)5)
DQS input low (high) pulse width (write
cycle)
DQS falling edge to CK setup time (write
cycle)
DQS falling edge hold time from CK
(write cycle)
Mode register set command cycle time
Write preamble setup time
Write postamble
t
DQSL,H
—
0.35
—
t
CK
2)3)4)5)
t
DSS
—
0.2
—
t
CK
2)3)4)5)
t
DSH
0.2
—
0.2
—
t
CK
2)3)4)5)
t
MRD
t
WPRES
t
WPST
2
0
0.4
0
—
—
0.60
2
0
0.40
—
—
0.60
t
CK
ns
t
CK
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS64D16020GD | Unbuffered DDR SDRAM SO Modules |
| HYS64D16020GDL-7-A | Unbuffered DDR SDRAM SO Modules |
| HYS64D32020GDL-6-C | 200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D32020GDL-5-C | 200-Pin Small Outline Dual-In-Line Memory Modules |
| HYS64D32020GDL5C | 200-Pin Small Outline Dual-In-Line Memory Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS64D16301GU | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D16301GU-5-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
| HYS64D16301GU5C | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Double Data Rate SDRAM |
| HYS64D16301GU-5-C | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Double Data Rate SDRAM |
| HYS64D16301GU-6-B | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Unbuffered Dual-In-Line Memory Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。