- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360784 > ICS93716YF-T Low Cost DDR Phase Lock Loop Clock Driver PDF資料下載
參數(shù)資料
| 型號： | ICS93716YF-T |
| 英文描述： | Low Cost DDR Phase Lock Loop Clock Driver |
| 中文描述： | 低成本的DDR鎖相環(huán)時鐘驅(qū)動器 |
| 文件頁數(shù)： | 5/12頁 |
| 文件大?。?/td> | 89K |
| 代理商： | ICS93716YF-T |
5
ICS93716
0420E—04/01/03
DC Electrical Characteristics
(see note1)
T
A
= 0 - 85°C; Supply Voltage AVDD, VDD = 2.5 V +/- 0.2V (unless otherwise stated)
PARAMETER
SYMBOL
Supply Voltage
V
DDQ
, A
VDD
CLK_INT, CLK_INC, FB_INC,
FB_INT
SCLK, SDATA
CLK_INT, CLK_INC, FB_INC,
FB_INT
SCLK, SDATA
DC input signal voltage
(note 2)
DC - CLK_INT, CLK_INC,
FB_INC, FB_INT
AC - CLK_INT, CLK_INC,
FB_INC, FB_INT
Output differential cross-
voltage (note 4)
Input differential cross-
voltage (note 4)
High Impedance
Output Current
Operating free-air
temperature
CONDITIONS
MIN
2.3
TYP
2.5
MAX
2.7
UNITS
V
0.4
V
DD
/2 - 0.18
V
-0.3
0.7
V
V
DD
/2 + 0.18
2.1
V
1.7
5
V
V
IN
-0.3
V
DD
+ 0.3
V
0.36
V
DD
+ 0.6
V
0.7
V
DD
+ 0.6
V
V
OX
V
DD
/2 - 0.15
V
DD
/2 + 0.15
V
V
IX
V
DD
/2 - 0.2
V
DD
/2
V
DD
/2 + 0.2
V
I
OZ
V
DD
=2.7V, V
OUT
=V
DD
or GND
0.1
±5
μ
A
T
A
0
85
°C
Differential input signal
voltage (note 3)
V
ID
Low level input voltage
V
IL
High level input voltage
V
IH
Notes:
1.
2.
3. Differential inputs signal voltages specifies the differential voltage [VTR-VCP]
required for switching, where VTR is the true input level and VCP is the
complementary input level.
4.
Differential cross-point voltage is expected to track variations of V
DD
and is the
voltage at which the differential signal crosses.
Unused inputs must be held high or low to prevent them from floating.
DC input signal voltage specifies the allowable DC excursion of differential input.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS93716YG-T | Low Cost DDR Phase Lock Loop Clock Driver |
| ICS93718 | 18-Bit Universal Bus Transceivers With 3-State Outputs 56-SSOP -40 to 85 |
| ICS93718yFT | DDR and SDRAM Buffer |
| ICS93722 | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93722YFLFT | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS93716YG-T | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Clock Driver |
| ICS93718 | 制造商:ICS 制造商全稱:ICS 功能描述:DDR and SDRAM Buffer |
| ICS93718CFLF | 功能描述:IC CLK BUFF 2:12 200MHZ 48-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:HiPerClockS™ 類型:扇出緩沖器（分配），多路復(fù)用器 電路數(shù):1 比率 - 輸入:輸出:2:18 差分 - 輸入:輸出:是/無 輸入:CML，LVCMOS，LVPECL，LVTTL，SSTL 輸出:LVCMOS，LVTTL 頻率 - 最大:250MHz 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:- 其它名稱:800-1923-6 |
| ICS93718CFLFT | 功能描述:IC CLK BUFF 2:12 200MHZ 48-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅(qū)動器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:HiPerClockS™ 類型:扇出緩沖器（分配），多路復(fù)用器 電路數(shù):1 比率 - 輸入:輸出:2:18 差分 - 輸入:輸出:是/無 輸入:CML，LVCMOS，LVPECL，LVTTL，SSTL 輸出:LVCMOS，LVTTL 頻率 - 最大:250MHz 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:- 其它名稱:800-1923-6 |
| ICS93718YFT | 制造商:ICS 制造商全稱:ICS 功能描述:DDR and SDRAM Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。