- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360784 > ICS93725YFT DDR and SDRAM Zero Delay Buffer PDF資料下載
參數(shù)資料
| 型號： | ICS93725YFT |
| 英文描述： | DDR and SDRAM Zero Delay Buffer |
| 中文描述： | DDR和SDRAM零延遲緩沖器 |
| 文件頁數(shù)： | 4/8頁 |
| 文件大?。?/td> | 66K |
| 代理商： | ICS93725YFT |
4
ICS93725
0606A—08/01/03
Absolute Maximum Ratings
Supply Voltage (VDD & VDD2.5) . . . . . . . . . -0.5V to 3.6V
Logic Inputs . . . . . . . . . . . . . . . . . . . . . . . . . GND –0.5 V to V
DD
+0.5 V
Ambient Operating Temperature . . . . . . . . . . 0°C to +85°C
Case Temperature . . . . . . . . . . . . . . . . . . . . . 115°C
Storage Temperature . . . . . . . . . . . . . . . . . . . –65°C to +150°C
Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. These
ratings are stress specifications only and functional operation of the device at these or any other conditions above those
listed in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions
for extended periods may affect product reliability.
Electrical Characteristics - Input/Supply/Common Output Parameters
SEL_DDR=0 SDRAM Outputs V
DD
=3.3V
, T
A
=0 - 85°C; (unless otherwise stated)
PARAMETER
SYMBOL
CONDITIONS
100MHz, RL=0
, CL = 0pF
133MHz, RL=0
,
CL = 0pF
200MHz, RL=0
, CL = 0pF
V
DD
=3.3V, V
OUT
=1V
V
DD
=3.3V, V
OUT
=1.2V
V
DD
=3.3V
I
OH
= -12 mA
V
DD
=3.3V
I
OH
= 12 mA
V
I
= GND or V
DD
MIN
TYP
130
173
MAX
UNITS
mA
247
-40
34
mA
mA
mA
Output High Current
Output Low Current
I
OH
I
OL
-18
26
Input Capacitance
1
1
Guaranteed by design, not 100% tested in production.
C
IN
2
pF
V
OH
High-level output voltage
Operating Supply Current
I
DD3.3
V
2
1.7
0.4
0.6
Low-level output voltage
V
V
OL
Recommended Operating Condition
SEL_DDR=0 SDRAM Outputs V
DD
=3.3V
, T
A
=0 - 85°C; (unless otherwise stated)
PARAMETER
SYMBOL
Power Supply Voltage
V
DD3.3
Input High Voltage
V
IH
Input Low Voltae
V
IL
Input Voltage Level
V
IN
1
Guaranteed by design, not 100% tested in production.
CONDITIONS
MIN
3
2
TYP
3.3
MAX
3.6
UNITS
V
V
V
V
SEL_DDR, PD# input
SEL_DDR, PD# input
0.8
3.6
0
3.3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS93732G-T | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732 | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732FLF-T | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93735 | DDR Phase Lock Loop Zero Delay Clock Buffer |
| ICS93735F-T | DDR Phase Lock Loop Zero Delay Clock Buffer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS93732 | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732AF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。