參數(shù)資料
型號: IDT5V9351
廠商: Integrated Device Technology, Inc.
英文描述: LOW VOLTAGE PLL CLOCK DRIVER
中文描述: 低壓PLL時鐘驅(qū)動器
文件頁數(shù): 5/10頁
文件大小: 85K
代理商: IDT5V9351
INDUSTRIAL TEMPERATURE RANGE
IDT5V9351
LOW VOLTAGE PLL CLOCK DRIVER
5
PLL INPUT REFERENCE CHARACTERISTICS
V
CC
= 3.3V ± 5%, T
A
= -40°C to +85°C
Symbol
Parameter
t
R
, t
F
TCLK Input Rise/Fall Levels, 0.8V to 2V
Min.
100
50
25
0
25
Max
1
200
100
50
300
75
Unit
ns
÷
2 feedback
÷
4 feedback
÷
8 feedback
f
REF
Reference Input Frequency
(1)
MHz
Static Test Mode
Reference Input Duty Cycle
f
REF
DC
%
NOTE:
1. Maximumand mnimuminput reference is limted by the VCO lock range and the feedback divider for the TCLK or PECL_CLK inputs.
AC ELECTRICAL CHARACTERISTICS
(1)
T
A
= -40°C to +85°C, V
CC
= 3.3V ± 5%
Symbol
Parameter
t
R
, t
F
Output Rise/Fall Time
V
PP
Peak-to-Peak Input Voltage
V
CMR
Common Mode Range
(2)
Conditions
0.55V to 2.4V
LVPECL
LVPECL
100-200 MHz
50-100 MHz
25-50 MHz
Min.
0.1
500
1.2
45
47.5
48.75
200
100
50
25
-50
25
Typ.
50
50
50
9 - 20
3 - 9.5
1.2 - 2.1
10
Max
1
1000
V
CC
- 0.9
55
52.5
51.75
150
400
200
100
50
150
325
10
10
22
Unit
ns
mV
V
t
PW
Output Duty Cycle
%
t
SK
(
O
)
f
VCO
Output to Output Skew
PLL VCO Lock Range
ps
MHz
÷
2 output
÷
4 output
÷
8 output
TCLK to FBIN
PECL_CLK to FBIN
f
MAX
MaximumOutput Frequency
MHz
t
PD
Propagation Delay (Static Phase Offset)
ps
t
PLZ
, t
PHZ
t
PZL
, t
PZH
Output Disable Time
Output Enable Time
ns
ns
÷
2 feedback
÷
4 feedback
÷
8 feedback
-3db point of
PLL transfer
characteristic
B
W
PLL Closed Loop Bandwidth
MHz
t
J
Cycle-to-Cycle Jitter
÷
4 feedback
(Single Output Frequency Configuration)
Period Jitter
÷
4 feedback
(Single Output Frequency Configuration)
I/O Phase Jitter
MaximumPLL Lock Time
RMS Value
ps
t
JIT
(
PER
)
RMS Value
8
15
ps
t
JIT
(
φ
)
t
LOCK
RMS Value
4 - 17
1
ps
ms
NOTES:
1. AC Characteristics apply for parallel output termnation of 50
to V
TT
.
2. V
CMR
(
AC
) is the crosspoint of the differential input signal. Normal AC operation is obtained when the crosspoint is within the V
CMR
range and the input swing lies within V
PP
(
AC
)
specifications.
相關(guān)PDF資料
PDF描述
IDT5V9351PR LOW VOLTAGE PLL CLOCK DRIVER
IDT5V9352 3.3V/2.5V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER
IDT5V9352PRI 3.3V/2.5V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER
IDT5V9910A-7SOI 3.3V LOW SKEW PLL CLOCK DRIVER TURBOCLOCK JR
IDT5V9910A-5SOI 3.3V LOW SKEW PLL CLOCK DRIVER TURBOCLOCK JR
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT5V9351PFG 功能描述:IC CLOCK DRIVER PLL LV 32-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器,扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP(8x8) 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
IDT5V9351PFG8 功能描述:IC CLOCK DRIVER PLL LV 32-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器,扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP(8x8) 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
IDT5V9351PFGI 功能描述:IC CLOCK DRIVER PLL LV 32-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器,扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP(8x8) 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
IDT5V9351PFGI8 功能描述:IC CLOCK DRIVER PLL LV 32-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器,扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP(8x8) 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
IDT5V9352PFGI 功能描述:IC BUFFER ZD PLL CLK DVR 32-LQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器,扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP(8x8) 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT