參數(shù)資料
型號(hào)： IDT723626L15PF8
廠商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 13/35頁(yè)
文件大小： 0K
描述： IC FIFO SYNC 256X36X2 128QFP
標(biāo)準(zhǔn)包裝： 1,000
系列： 7200
功能： 同步
存儲(chǔ)容量： 18.4K（256 x 36 x 2）
數(shù)據(jù)速率： 67MHz
訪問(wèn)時(shí)間： 15ns
電源電壓： 4.5 V ~ 5.5 V
工作溫度： 0°C ~ 70°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 128-LQFP
供應(yīng)商設(shè)備封裝： 128-TQFP（14x20）
包裝： 帶卷 (TR)
其它名稱(chēng)： 723626L15PF8
20
COMMERCIAL TEMPERATURE RANGE
IDT723626/723636/723646 CMOS TRIPLE BUS SyncFIFO
WITH BUS-MATCHING 256 x 36 x 2, 512 x 36 x 2 and 1,024 x 36 x 2
Figure 9. Serial Programming of the Almost-Full Flag and Almost-Empty Flag Offset Values after Reset (IDT Standard and FWFT Modes)
NOTES:
1. tSKEW1 is the minimum time between the rising CLKA edge and a rising CLKC edge for
FFC/IRC to transition HIGH in the next cycle. If the time between the rising edge of CLKA
and rising edge of CLKC is less than tSKEW1, then
FFC/IRC may transition HIGH one CLKC cycle later than shown.
2. It is not necessary to program Offset register bits on consecutive clock cycles. FIFO write attempts are ignored until
FFA/IRA, FFC/IRC is set HIGH.
3. Programmable offsets are written serially to the SD input in the order
AFA offset (Y1), AEB offset (X1), AFC offset (Y2), and AEA offset (X2).
CLKA
FFA/IRA
tSENS
tSENH
FS0/SD(3)
tSPH
tSENS
tSENH
tFSS
tWFF
FS1/SEN
AEA Offset
(X2) LSB
tSDS
tSDH
tSDS
tSDH
AFA Offset
(Y1) MSB
MRS1,
MRS2
4
3271 drw10
tFSS
tFSH
CLKC
4
SPM
FFC/IRC
tWFF
tSKEW(1)
Figure 8. Parallel Programming of the Almost-Full Flag and Almost-Empty Flag Offset Values after Reset (IDT Standard and FWFT Modes)
3271 drw09
CLKA
MRS1,
MRS2
FFA/IRA
CLKC
FFC/IRC
A0-A35
FS1,FS0
ENA
tFSH
tWFF
tENH
tENS2
tSKEW1
tDS
tDH
tWFF
4
0,0
AFA Offset
(Y1)
AEB Offset
(X1)
AFC Offset
(Y2)
AEA Offset
(X2)
First Word to FIFO1
1
2
(1)
tFSH
tFSS
SPM
tFSS
NOTES:
1. tSKEW1 is the minimum time between the rising CLKA edge and a rising CLKC edge for
FFC/IRC to transition HIGH in the next cycle. If the time between the rising edge of CLKA
and rising edge of CLKC is less than tSKEW1, then
FFC/IRC may transition HIGH one CLKC cycle later than shown.
2.
CSA = LOW, W/RA = HIGH, MBA = LOW. It is not necessary to program Offset register on consecutive clock cycles.
相關(guān)PDF資料
PDF描述
MS27468T19F32S CONN RCPT 32POS JAM NUT W/SCKT
D38999/24WD5SD CONN RCPT 5POS JAM NUT W/SCKT
IDT723624L15PF8 IC FIFO SYNC 256X36X2 128QFP
MS27497T20F16SA CONN RCPT 16POS WALL MNT W/SCKT
LTC2846CG#TR IC TXRX 3.3V MULTIPROTCOL 36SSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT723631L15PF 功能描述:IC FIFO SYNC 512X36 120-TQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲(chǔ)容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤(pán) 其它名稱(chēng):72271LA10PF
IDT723631L15PF8 功能描述:IC FIFO SYNC 512X36 120-TQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲(chǔ)容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤(pán) 其它名稱(chēng):72271LA10PF
IDT723631L15PFG 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 512X36 120-TQFP
IDT723631L15PFG8 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 512X36 120-TQFP
IDT723631L15PQF 功能描述:IC FIFO SYNC 512X36 132-PQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲(chǔ)容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問(wèn)時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤(pán) 其它名稱(chēng):72271LA10PF
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*