參數(shù)資料
型號(hào)： IDT72T54252
廠商： Integrated Device Technology, Inc.
英文描述： 2.5V QUAD/DUAL TeraSync⑩ DDR/SDR FIFO x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS
中文描述： 2.5V的四/雙TeraSync⑩復(fù)員/特別提款權(quán)先進(jìn)先出× 10的四雙FIFO或x10/x20先進(jìn)先出配置
文件頁數(shù)： 54/56頁
文件大小： 555K
代理商： IDT72T54252
54
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72T54242/72T54252/72T54262 2.5V QUAD/DUAL TeraSync
DDR/SDR FIFO
32K x 10 x 4/16K x 20 x 2, 64K x 10 x 4/32K x 20 x 2 and 128K x 10 x 4/64K x 20 x 2
MARCH 22, 2005
WCLK0
WEN
0
PAF
0
D - (m0 + 1) words
in FIFO
RCLK0
t
PAFA
REN
0
6158 drw38
D - m0 words
in FIFO
D - (m0 + 1) words in FIFO
t
ENS
t
PAFA
t
ENH
t
ENS
t
CLKL
t
CLKH
WCLK0
WEN
0
PAE
0
n0 words in FIFO
(3)
,
n0 + 1 words in FIFO
(4)
RCLK0
REN
0
6158 drw39
t
PAEA
n0 + 1 words in FIFO
(3)
,
n 0+ 2 words in FIFO
(4)
t
PAEA
t
ENS
t
ENS
t
ENH
t
CLKL
t
CLKH
n0 words in FIFO
(3)
,
n0 + 1 words in FIFO
(4)
NOTES:
1. The timng diagramshown is for FIFO0. FIFO1-3 exhibit the same behavior.
2. m0 =
PAF
0 offset.
3. D = maximumFIFO depth. For density of FIFO with bus-matching, refer to the bus-matching section on page 19.
4.
PAF
0 is asserted to LOW on WCLK0 transition and reset to HIGH on RCLK0 transition.
5.
RCS
0 = LOW, and
WCS
0 = LOW.
6.
MD
IW
OW
WDDR
RDDR
PFM
1
D/C
D/C
0
0
0
Figure 33. Asynchronous Programmable Almost-Full Flag Timing (Quad mode, IDT Standard and FWFT mode, SDR to SDR)
NOTES:
1. The timng diagramshown is for FIFO0. FIFO1-3 exhibit the same behavior.
2. n0 =
PAE
0
offset.
3. For IDT Standard Mode.
4. For FWFT Mode.
5.
PAE
0 is asserted LOW on RCLK0 transition and reset to HIGH on WCLK0 transition.
6.
RCS
0 = LOW, and
WCS
0 = LOW.
7.
MD
IW
OW
WDDR
1
D/C
D/C
0
RDDR
0
PFM
0
Figure 34. Asynchronous Programmable Almost-Empty Flag Timing (Quad mode, IDT Standard and FWFT mode, SDR to SDR)
相關(guān)PDF資料
PDF描述
IDT72T54252L5BB 2.5V QUAD/DUAL TeraSync⑩ DDR/SDR FIFO x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS
IDT72T54252L5BBI 2.5V QUAD/DUAL TeraSync⑩ DDR/SDR FIFO x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS
IDT72T54262 2.5V QUAD/DUAL TeraSync⑩ DDR/SDR FIFO x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS
IDT72V261LA 3.3 VOLT CMOS SuperSync FIFO
IDT72V85L15PAG 3.3 Volt CMOS DUAL ASYNCHRONOUS FIFO
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT72T54252L5BB 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
IDT72T54252L6-7BB 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
IDT72T54252L6-7BBI 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
IDT72T54262L5BB 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
IDT72T54262L5BBG 功能描述:IC FIFO DDR/SDR QUAD/DUAL 324BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲(chǔ)容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*