- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360858 > IMST400 PDF資料下載
參數(shù)資料
| 型號(hào)： | IMST400 |
| 文件頁數(shù)： | 30/74頁 |
| 文件大小： | 563K |
| 代理商： | IMST400 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
IMS T400
/ 74
30
MemReq
MemGranted
Configuration
sequence
D
D R
I
E
B
Reset
D
I
E
R
B
Pre– and post–configuration delays (figure 3.3)
Internal configuration sequence
External configuration sequence
Initial refresh sequence
Bootstrap sequence
Figure 5.14
IMS T400 DMA sequence at reset
MemReq
MemGranted
MemnotWrD0
MemAD2–31
Read or write
Refresh
Read or write
External memory
interface cycles
MemnotRfD1
Figure 5.15
IMS T400 operation of
MemReq
,
MemGranted
with external, refresh memory cycles
MemReq
MemGranted
MemnotRfD1
MemAD2–31
EMI cycle
External memory
interface activity
MemnotWrD0
T1 T2 T3 T4 T5 T6
EMI cycle
T1 T2 T3 T4 T5 T6
Internal memory cycles
Figure 5.16
IMS T400 operation of
MemReq
,
MemGranted
with external, internal memory cycles
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IMST400-G20S | 32-Bit Microprocessor |
| IMST400-J20S | 32-Bit Microprocessor |
| IMST400-T20S | 32-Bit Microprocessor |
| IMST400-X20I | 32-Bit Microprocessor |
| IMST414B-G15S | Peripheral IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IMST400-G20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST400-J20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST400-T20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST400-X20I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST414B-G15S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。