Specifications ispLSI 1048C 5 External Timing Parameters Over Recommended Operating Conditions tpd1
參數(shù)資料
型號(hào)： ISPLSI 1048C-50LQ
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 12/15頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 22NS 128PQFP
標(biāo)準(zhǔn)包裝： 24
系列： ispLSI® 1000
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 24.0ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 48
門數(shù)： 8000
輸入/輸出數(shù)： 96
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 128-BQFP
供應(yīng)商設(shè)備封裝： 128-PQFP（28x28）
包裝： 托盤
其它名稱： ISPLSI1048C-50LQ
Specifications ispLSI 1048C
5
External Timing Parameters
Over Recommended Operating Conditions
tpd1
tpd2
fmax (Int.)
fmax (Ext.)
fmax (Tog.)
tsu1
tco1
th1
tsu2
tco2
th2
tr1
trw1
tptoeen
tptoedis
tgoeen
tgoedis
twh
twl
tsu3
th3
Data Propagation Delay, 4PT bypass, ORP bypass
Data Propagation Delay
Clock Frequency with Internal Feedback3
Clock Frequency with External Feedback
Clock Frequency, Max Toggle
GLB Reg. Setup Time before Clock, 4PT bypass
GLB Reg. Clock to Output Delay, ORP bypass
GLB Reg. Hold Time after Clock, 4 PT bypass
GLB Reg. Setup Time before Clock
GLB Reg. Clock to Output Delay
GLB Reg. Hold Time after Clock
Ext. Reset Pin to Output Delay
Ext. Reset Pulse Duration
Input to Output Enable
Input to Output Disable
Global OE Output Enable
Global OE Output Disable
Ext. Sync. Clock Pulse Duration, High
Ext. Sync. Clock Pulse Duration, Low
I/O Reg. Setup Time before Ext. Sync. Clock (Y2, Y3)
I/O Reg. Hold Time after Ext. Sync. Clock (Y2, Y3)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
20
21
22
23
A
–
A
–
A
–
B
C
B
C
–
DESCRIPTION1
PARAMETER
#
2
MIN.
-70
-50
MAX.
16.0
19.0
–
10.0
–
11.5
–
15.0
–
20.0
15.0
–
22.0
26.0
–
14.0
–
16.0
–
20.5
–
27.5
20.5
–
ns
MHz
ns
MIN.
UNITS
Table 2- 0030-48C/70, 50
–
70.4
47.6
83.3
9.5
–
0
11.0
–
0
–
10.0
–
6.0
2.0
6.5
–
50.3
34.5
58.8
13.0
–
0
15.0
–
0
–
13.5
–
8.5
3.0
9.0
1. Unless noted otherwise, all parameters use a GRP load of 4 GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-Bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
(
)
1
twh + tw1
(
)
1
tsu2 + tco1
TEST 4
COND.
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
RS-1209S/H2 CONV DC/DC 2W 9-18VIN 09VOUT
AMM15DRMT-S288 CONN EDGECARD 30POS .156 EXTEND
ISPLSI 1048-50LQ IC PLD ISP 96I/O 24NS 120PQFP
RCB100DHRR CONN CARD EXTEND 200POS .050"
EEC13DRXH CONN EDGECARD 26POS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI1048C-50LQ 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI1048C-50LQI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI1048C-70LQ 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048E 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1048E_06 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*