Specifications ispLSI 2032/A 5 USE ispLSI 2032E FOR NEW DESIGNS External Timing Parameters Over Recommended Operating Conditions
參數(shù)資料
型號： ISPLSI 2032A-150LJN44
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 12/16頁
文件大小： 0K
描述： IC PLD ISP 32I/O 5.5NS 44PLCC
標(biāo)準(zhǔn)包裝： 26
系列： ispLSI® 2000A
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 5.5ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 32
門數(shù)： 1000
輸入/輸出數(shù)： 32
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 44-LCC（J 形引線）
供應(yīng)商設(shè)備封裝： 44-PLCC（16.58x16.58）
包裝： 管件
其它名稱： ISPLSI2032A-150LJN44
Specifications ispLSI 2032/A
5
USE
ispLSI
2032E
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-150
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use the GRP, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030B-180/2032
1
4
3
1
tsu2 + tco1
(
)
-135
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
A
1
Data Prop. Delay, 4PT Bypass, ORP Bypass
–
5.5
–
7.5
ns
tpd2
A
2
Data Prop. Delay
–
ns
fmax
A
3
Clk Frequency with Internal Feedback
154
–
137
–
MHz
fmax (Ext.)
–
4
Clk Frequency with Ext. Feedback
–
MHz
fmax (Tog.)
–
5
Clk Frequency, Max. Toggle
–
MHz
tsu1
–
6
GLB Reg Setup Time before Clk, 4 PT Bypass
–
ns
tco1
A
7
GLB Reg. Clk to Output Delay, ORP Bypass
–
ns
th1
–
8
GLB Reg. Hold Time after Clk, 4 PT Bypass
0.0
–
ns
tsu2
–
9
GLB Reg. Setup Time before Clk
4.5
–
ns
tco2
–
10 GLB Reg. Clk to Output Delay
–
ns
th2
–
11 GLB Reg. Hold Time after Clk
0.0
–
ns
tr1
A
12 Ext. Reset Pin to Output Delay
–
ns
trw1
–
13 Ext. Reset Pulse Duration
4.5
–
ns
tptoeen
B
14 Input to Output Enable
–
ns
tptoedis
C
15 Input to Output Disable
–
ns
tgoeen
B
16 Global OE Output Enable
–
ns
tgoedis
C
17 Global OE Output Disable
–
ns
twh
–
18 Ext. Synchronous Clk Pulse Duration, High
3.0
–
ns
twl
–
19 Ext. Synchronous Clk Pulse Duration, Low
3.0
–
ns
111
167
3.0
4.5
–
5.0
–
8.0
–
11.0
5.0
8.0
-180
MIN. MAX.
–
5.0
–
180
–
0.0
4.0
–
0.0
–
4.0
–
2.5
–
2.5
–
125
200
3.0
4.0
–
4.5
–
7.0
–
10.0
5.0
7.5
100
167
4.0
0.0
5.5
0.0
5.0
3.0
10.0
4.5
5.5
10.0
12.0
6.0
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料
PDF描述
EPM7128SQI100-10N IC MAX 7000 CPLD 128 100-PQFP
RW2-0512S/H2/B CONV DC/DC 2W 4.5-9VIN 12VOUT
MAX1792EUA25/V+T IC REG LDO 2.5V/ADJ .5A 8-UMAX
M4A5-96/48-12VNI IC CPLD 96MACRO 100TQFP
EPM7128SQI100-10 IC MAX 7000 CPLD 128 100-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI2032A-150LJN44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2032A-150LT44 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032A-150LT44I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ispLSI2032A-150LT48 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032A-150LT48I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*